集成
电路
系统公司
ICS9248-171
超前信息
AMD - K7 系统时钟芯片
推荐应用：
1647 ALI芯片组风格
输出特点：
1 - 差分对漏极开路CPU时钟
1 - 单端漏极开路CPU时钟
13 - SDRAM的3.3V @
7 - PCI 3.3V @
2 - AGP @ 3.3V
1 - 为48MHz ， 3.3V @
1 - REF @ 3.3V ， （可选择强度）通过I
2
C
产品特点：
高达147MHz的频率支持
支持电源管理： DG停止， PCI停止，
我从掉电模式
2
C语言编程。
扩频的EMI控制（ 0 -0.5 ％下调
传播， ±0.25 ％传播中心） 。
使用外部14.318MHz晶振
歪斜规格：
CPUT - CPUC ： <250ps
PCI - PCI ： <500ps
CPU - SDRAM ： <350ps
SDRAM - SDRAM ： <250ps
AGP - AGP ： <250ps
PCI - AGP ： <350ps
CPU - PCI ： <3ns
引脚配置
* DG_STOP ＃
* PD ＃
GND
X1
X2
AVDD
**FS0/REF0
VDD
**FS1/AGP0
AGP1
GND
*FS2/PCICLK_F
PCICLK0
PCICLK1
PCICLK2
GND
VDD
*MODE/PCICLK3
PCICLK4
PCICLK5
AVDD48
**FS3/48MHz
GND
SCLK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
GND
CPUCLKT0
CPUCLKC0
CPUCLKT1
SDATA
SDRAM0
SDRAM1
GND
VDD
SDRAM2
SDRAM3
SDRAM4
SDRAM5
VDD
GND
SDRAM6
SDRAM7
SDRAM8
SDRAM9
GND
VDD
SDRAM10(PCI_STOP#)*
SDRAM11
SDRAM12
48引脚SSOP 300MIL &
240mil TSSOP封装
注意事项：
REF0可能是1X或2X强度由我控制
2
C.
*的120K内部上拉电阻连接到VDD
**的120K到GND内部上拉下来。
框图
PLL2
48MHz
的功能
FS3
0
0
0
0
0
0
0
0
1
1
1
1
1
0
1
1
FS2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
FS1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
CPU SDRAM
66.66
66.66
66.66 100.00
100.00 66.66
100.00 100.00
100.00 133.33
120.00 120.00
133.33 100.00
133.33 133.33
90.00
90.00
101.00 101.00
100.00 66.66
100.00 100.00
100.00 133.33
126.00 126.00
133.33 100.00
133.33 133.33
X1
X2
XTAL
OSC
PLL1
传播
SPECTRUM
REF0
中央处理器
Divder
2
CPUCLKT （1： 0）
CPUCLKC0
SDATA
SCLK
FS（ 3：0 ）
PD ＃
PCI_STOP ＃
DG_STOP ＃
模式
控制
逻辑
SDRAM
Divder
停止
13
SDRAM（ 12 ：0）
PCI
Divder
停止
6
PCICLK （ 5:0）
PCICLK_F
CONFIG 。
注册。
AGP
Divder
停止
2
AGP （1： 0）
电源组
AVDD = XTAL与核心PLL
AVDD48 = 48MHz的，固定的PLL
9248-171冯 - 00年12月29日
第三方的品牌和名称均为其各自所有者的财产。
超前信息文件包含有关产品的信息
在形成或设计阶段的发展。特征数据和
其他规格的设计目标。 ICS保留随时更改或向右
停止这些产品，恕不另行通知。
ICS9248-171
ICS9248-171
超前信息
引脚说明
引脚数
1
引脚名称
DG_STOP ＃
1
TYPE
IN
描述
DG_STOP停止SDRAM和/或AGP时钟的逻辑"0"时驱动为低电平。
该站选择可以通过我进行编程
2
C.
异步低电平有效输入引脚用来关闭该设备的供电到低
电源状态。内部时钟被禁止和VCO和晶体是
停了下来。的断电延时不会超过3毫秒。
晶振输入，名义上14.318M赫兹。
晶振输出，标称14.318MHz 。
接地引脚
电源引脚，标称3.3V
模拟电源引脚，标称3.3V
频率选择引脚。
14.318 M Hz的参考时钟。
频率选择引脚。
定义为2X PCI AGP输出。这些可能不会停止。
定义为2X PCI AGP输出。这些可能不会停止。
自由运行PCICLK不PCI_STOP ＃采空
频率选择引脚。
PCI时钟输出。
PCI时钟输出。
功能选择引脚， 1 =桌面模式， 0 = M obile模式。
模拟电源引脚，标称3.3V
频率选择引脚。
48MHz的输出时钟
我的时钟输入
2
C输入， 5V容限输入
停止除PCICLK_F时钟的所有PCICLKs逻辑0电平，
当输入低电平
SDRAM时钟输出。
SDRAM时钟输出。
数据引脚用于I
2
电路5V宽容
"True"时钟的差分对CPU输出。这些漏极开路输出
需要外接1.5V的上拉。
"Complementory"时钟的差分对CPU输出。这种漏极开路
输出需要一个外部1.5V上拉。
2
4
5
3, 11, 16, 23, 29,
34, 41, 48
8, 17, 28, 35, 40
6
7
9
10
12
20, 19, 15, 14, 13
18
21
22
24
27
25, 26, 30, 31, 32,
33, 36, 37, 38, 39,
42, 43
44
45, 47
46
PD ＃
X1
X2
1
IN
IN
OUT
PWR
PWR
PWR
IN
OUT
IN
OUT
OUT
OUT
IN
OUT
OUT
IN
PWR
IN
OUT
IN
IN
OUT
OUT
I / O
OUT
OUT
GND
VDD
AVDD
FS0
2, 3
REF0
FS1
2, 3
AGP0
AGP1
PCICLK_F
FS2
1, 3
PCICLK
(5:4) (2:0)
PCICLK3
模式
1, 3
AVDD48
FS3
2, 3
48MHz
SCLK
PCI_STOP ＃
1
SDRAM 10
SDRAM
(12:11, 9:0 )
SDATA
CPUCLKT （1： 0）
CPUCLKC0
注意事项：
1： 120K内部上拉电阻到3.3V的输入指示
2： 120K内部下拉电阻到GND 。
3 ：双向输入/输出管脚，输入逻辑电平被锁存于内部上电复位。用规格为10Mohm电阻
程序逻辑嗨到VDD或GND为逻辑低电平。
第三方的品牌和名称均为其各自所有者的财产。
2
ICS9248-171
超前信息
概述
该
ICS9248-171
是一个主时钟合成器芯片与ALI 1647风格芯片组AMD - K7的系统。这提供了所有
需要这样一个系统时钟。
扩频可以通过我启用
2
C语言编程。扩频通常会降低系统的电磁干扰8分贝至10dB 。
这简化了EMI认证，而不诉诸板设计迭代或昂贵的屏蔽。该ICS9248-171
采用专有的闭环设计，它严格控制工艺及温度扩频过的百分比
的变化。
串行编程我
2
C接口允许转变职能，停止时钟编程和频率选择。
模式引脚 - 电源管理控制输入
模式下，引脚18
（锁存输入）
0
1
27针
PCI_STOP ＃
（输入）
SDRAM10
（输出）
第三方的品牌和名称均为其各自所有者的财产。
3
ICS9248-171
超前信息
串行配置命令位图
字节0 ：功能和频率选择寄存器（默认值= 0 ）
位
描述
FS3 FS2 FS1 FS0 CPUCLK SDRAM PCICLK
（兆赫）
（兆赫）
（兆赫）
位2位7位6位5位4
0
0
0
0
0
66.66
66.66
33.33
0
0
0
0
1
66.66
100.00
33.33
0
0
0
1
0
100.00
66.66
33.33
0
0
0
1
1
100.00
100.00
33.33
0
0
1
0
0
100.00
133.33
33.33
0
0
1
0
1
120.00
120.00
30.00
0
0
1
1
0
133.33
100.00
33.33
0
0
1
1
1
133.33
133.33
33.33
0
1
0
0
0
90.00
90.00
30.00
0
1
0
0
1
101.00
101.00
33.67
0
1
0
1
0
100.00
66.66
33.33
0
1
0
1
1
100.00
100.00
33.33
0
1
1
0
0
100.00
133.33
33.33
0
0
1
0
1
126.00
126.00
31.50
0
1
1
1
0
133.33
100.00
33.33
0
1
1
1
1
133.33
133.33
33.33
1
0
0
0
0
102.00
102.00
34.00
1
0
0
0
1
102.00
136.00
34.00
1
0
0
1
0
136.00
102.00
34.00
1
0
0
1
1
136.00
136.00
34.00
1
0
1
0
0
103.00
103.00
34.33
1
0
1
0
1
103.00
137.33
34.33
1
0
1
1
0
137.33
103.00
34.33
1
0
1
1
1
137.33
137.33
34.33
1
1
0
0
0
105.00
105.00
35.00
1
1
0
0
1
105.00
140.00
35.00
1
1
0
1
0
140.00
140.00
35.00
1
1
0
1
1
107.00
107.00
35.66
1
1
1
0
0
107.00
142.66
35.66
1
1
1
0
1
142.66
142.66
35.66
1
1
1
1
0
110.00
110.00
36.66
1
1
1
1
1
146.66
146.66
36.66
0 - 频率选择由硬件选择，输入锁存
1 - 频率选择位2,7 ： 4
0 - 正常
1 - 扩频启用
0 - 运行
1三态输出全部
AGP
（兆赫）
66.66
66.66
66.66
66.66
66.66
60.00
66.66
66.66
60.00
67.33
66.66
66.66
66.66
63.00
66.66
66.66
67.99
67.99
67.99
67.99
68.66
68.66
68.66
68.66
69.99
69.99
69.99
71.33
71.33
71.33
73.33
73.33
传播PRECENTAGE
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
0至-0.5 ％向下蔓延
0至-0.5 ％向下蔓延
0至-0.5 ％向下蔓延
+/- 0.25 ％传播中心
0至-0.5 ％向下蔓延
0至-0.5 ％向下蔓延
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
PWD
第2位，
位7：4
00000
Note1
第3位
第1位
位0
0
0
0
注1 ：
默认上电时，将成为被锁定的逻辑输入来定义的频率，所显示的位3 。
在我
2
上电默认了C复诵指示位2,7的修订ID ：如图4 。
第三方的品牌和名称均为其各自所有者的财产。
4
ICS9248-171
超前信息
字节1 ： CPU ，有效/无效注册
（ 1 =允许， 0 =禁用）
字节2 ： PCI ，有效/无效注册
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
20
19
18
15
14
13
12
PWD
X
1
1
1
1
1
1
1
描述
MODE ＃
PCICLK5
PCICLK4
PCICLK3
PCICLK2
PCICLK1
PCICLK0
PCICLK_F
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
10
9
22
43
7
47, 46
45
PWD
X
1
1
1
1
1
1
1
FS3#
AGP1
AGP0
描述
48MHz
SDRAM0
REF0 - 1X或2X
D E FA ü L T = 1 = 1×
CPUCLKT0 ， CPUCLKC0
CPUCLKT1
字节3 ： SDRAM ，有效/无效注册
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
-
-
31
30
27
26
25
PWD
X
X
X
1
1
1
1
1
FS0#
FS1#
FS2#
SDRAM8
SDRAM9
SDRAM10
SDRAM11
SDRAM12
描述
字节4 ：保留，有效/无效注册
（ 1 =允许， 0 =禁用）
位
第7位
针＃
-
PWD
0
描述
位（ 7 ： 6）= 01 DG_STOP ＃将
停止SDRAM & AGP时钟位
（ 7 ： 6 ）= 10 DG_STOP ＃将停止
SDRAM时钟只有位（ 7 ： 6 ） =
11 DG_STOP ＃将停止AGP
只钟表
SDRAM2
SDRAM3
SDRAM4
SDRAM5
SDRAM6
SDRAM7
第6位
第5位
4位
第3位
第2位
第1位
位0
-
39
38
37
36
33
32
1
1
1
1
1
1
1
字节5 ：外围，有效/无效注册
（ 1 =允许， 0 =禁用）
字节6 ：外围，有效/无效注册
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
B是0
PIN ＃ PWD
-
-
-
-
-
-
-
42
1
1
1
1
1
1
1
1
描述
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
SDRAM1
位
Bit7
Bit6
Bit5
Bit4
Bit3
Bit2
Bit1
Bit0
针＃
-
-
-
-
-
-
-
-
PWD
0
0
0
0
0
1
1
1
描述
发E 已经D（N T E ）
发E 已经D（N T E ）
发E 已经D（N T E ）
发E 已经D（N T E ）
发E 已经D（N T E ）
发E 已经D（N T E ）
发E 已经D（N T E ）
发E 已经D（N T E ）
注意事项：
注：唐？吨写入该寄存器，写这个
注册可能会导致故障
1.非活动是指输出保持低电平，禁止
从切换。
2.锁定频率选择（ FS ＃ ）将被反转的逻辑
输入频率的负载选择销的条件。
第三方的品牌和名称均为其各自所有者的财产。
5
集成
电路
系统公司
ICS9248-171
超前信息
AMD - K7 系统时钟芯片
推荐应用：
1647 ALI芯片组风格
输出特点：
1 - 差分对漏极开路CPU时钟
1 - 单端漏极开路CPU时钟
13 - SDRAM的3.3V @
7 - PCI 3.3V @
2 - AGP @ 3.3V
1 - 为48MHz ， 3.3V @
1 - REF @ 3.3V ， （可选择强度）通过I
2
C
产品特点：
高达147MHz的频率支持
支持电源管理： DG停止， PCI停止，
我从掉电模式
2
C语言编程。
扩频的EMI控制（ 0 -0.5 ％下调
传播， ±0.25 ％传播中心） 。
使用外部14.318MHz晶振
歪斜规格：
CPUT - CPUC ： <250ps
PCI - PCI ： <500ps
CPU - SDRAM ： <350ps
SDRAM - SDRAM ： <250ps
AGP - AGP ： <250ps
PCI - AGP ： <350ps
CPU - PCI ： <3ns
引脚配置
* DG_STOP ＃
* PD ＃
GND
X1
X2
AVDD
**FS0/REF0
VDD
**FS1/AGP0
AGP1
GND
*FS2/PCICLK_F
PCICLK0
PCICLK1
PCICLK2
GND
VDD
*MODE/PCICLK3
PCICLK4
PCICLK5
AVDD48
**FS3/48MHz
GND
SCLK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
GND
CPUCLKT0
CPUCLKC0
CPUCLKT1
SDATA
SDRAM0
SDRAM1
GND
VDD
SDRAM2
SDRAM3
SDRAM4
SDRAM5
VDD
GND
SDRAM6
SDRAM7
SDRAM8
SDRAM9
GND
VDD
SDRAM10(PCI_STOP#)*
SDRAM11
SDRAM12
48引脚SSOP 300MIL &
240mil TSSOP封装
注意事项：
REF0可能是1X或2X强度由我控制
2
C.
*的120K内部上拉电阻连接到VDD
**的120K到GND内部上拉下来。
框图
PLL2
48MHz
的功能
FS3
0
0
0
0
0
0
0
0
1
1
1
1
1
0
1
1
FS2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
FS1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
CPU SDRAM
66.66
66.66
66.66 100.00
100.00 66.66
100.00 100.00
100.00 133.33
120.00 120.00
133.33 100.00
133.33 133.33
90.00
90.00
101.00 101.00
100.00 66.66
100.00 100.00
100.00 133.33
126.00 126.00
133.33 100.00
133.33 133.33
X1
X2
XTAL
OSC
PLL1
传播
SPECTRUM
REF0
中央处理器
Divder
2
CPUCLKT （1： 0）
CPUCLKC0
SDATA
SCLK
FS（ 3：0 ）
PD ＃
PCI_STOP ＃
DG_STOP ＃
模式
控制
逻辑
SDRAM
Divder
停止
13
SDRAM（ 12 ：0）
PCI
Divder
停止
6
PCICLK （ 5:0）
PCICLK_F
CONFIG 。
注册。
AGP
Divder
停止
2
AGP （1： 0）
电源组
AVDD = XTAL与核心PLL
AVDD48 = 48MHz的，固定的PLL
9248-171冯 - 00年12月29日
第三方的品牌和名称均为其各自所有者的财产。
超前信息文件包含有关产品的信息
在形成或设计阶段的发展。特征数据和
其他规格的设计目标。 ICS保留随时更改或向右
停止这些产品，恕不另行通知。
ICS9248-171
ICS9248-171
超前信息
引脚说明
引脚数
1
引脚名称
DG_STOP ＃
1
TYPE
IN
描述
DG_STOP停止SDRAM和/或AGP时钟的逻辑"0"时驱动为低电平。
该站选择可以通过我进行编程
2
C.
异步低电平有效输入引脚用来关闭该设备的供电到低
电源状态。内部时钟被禁止和VCO和晶体是
停了下来。的断电延时不会超过3毫秒。
晶振输入，名义上14.318M赫兹。
晶振输出，标称14.318MHz 。
接地引脚
电源引脚，标称3.3V
模拟电源引脚，标称3.3V
频率选择引脚。
14.318 M Hz的参考时钟。
频率选择引脚。
定义为2X PCI AGP输出。这些可能不会停止。
定义为2X PCI AGP输出。这些可能不会停止。
自由运行PCICLK不PCI_STOP ＃采空
频率选择引脚。
PCI时钟输出。
PCI时钟输出。
功能选择引脚， 1 =桌面模式， 0 = M obile模式。
模拟电源引脚，标称3.3V
频率选择引脚。
48MHz的输出时钟
我的时钟输入
2
C输入， 5V容限输入
停止除PCICLK_F时钟的所有PCICLKs逻辑0电平，
当输入低电平
SDRAM时钟输出。
SDRAM时钟输出。
数据引脚用于I
2
电路5V宽容
"True"时钟的差分对CPU输出。这些漏极开路输出
需要外接1.5V的上拉。
"Complementory"时钟的差分对CPU输出。这种漏极开路
输出需要一个外部1.5V上拉。
2
4
5
3, 11, 16, 23, 29,
34, 41, 48
8, 17, 28, 35, 40
6
7
9
10
12
20, 19, 15, 14, 13
18
21
22
24
27
25, 26, 30, 31, 32,
33, 36, 37, 38, 39,
42, 43
44
45, 47
46
PD ＃
X1
X2
1
IN
IN
OUT
PWR
PWR
PWR
IN
OUT
IN
OUT
OUT
OUT
IN
OUT
OUT
IN
PWR
IN
OUT
IN
IN
OUT
OUT
I / O
OUT
OUT
GND
VDD
AVDD
FS0
2, 3
REF0
FS1
2, 3
AGP0
AGP1
PCICLK_F
FS2
1, 3
PCICLK
(5:4) (2:0)
PCICLK3
模式
1, 3
AVDD48
FS3
2, 3
48MHz
SCLK
PCI_STOP ＃
1
SDRAM 10
SDRAM
(12:11, 9:0 )
SDATA
CPUCLKT （1： 0）
CPUCLKC0
注意事项：
1： 120K内部上拉电阻到3.3V的输入指示
2： 120K内部下拉电阻到GND 。
3 ：双向输入/输出管脚，输入逻辑电平被锁存于内部上电复位。用规格为10Mohm电阻
程序逻辑嗨到VDD或GND为逻辑低电平。
第三方的品牌和名称均为其各自所有者的财产。
2
ICS9248-171
超前信息
概述
该
ICS9248-171
是一个主时钟合成器芯片与ALI 1647风格芯片组AMD - K7的系统。这提供了所有
需要这样一个系统时钟。
扩频可以通过我启用
2
C语言编程。扩频通常会降低系统的电磁干扰8分贝至10dB 。
这简化了EMI认证，而不诉诸板设计迭代或昂贵的屏蔽。该ICS9248-171
采用专有的闭环设计，它严格控制工艺及温度扩频过的百分比
的变化。
串行编程我
2
C接口允许转变职能，停止时钟编程和频率选择。
模式引脚 - 电源管理控制输入
模式下，引脚18
（锁存输入）
0
1
27针
PCI_STOP ＃
（输入）
SDRAM10
（输出）
第三方的品牌和名称均为其各自所有者的财产。
3
ICS9248-171
超前信息
串行配置命令位图
字节0 ：功能和频率选择寄存器（默认值= 0 ）
位
描述
FS3 FS2 FS1 FS0 CPUCLK SDRAM PCICLK
（兆赫）
（兆赫）
（兆赫）
位2位7位6位5位4
0
0
0
0
0
66.66
66.66
33.33
0
0
0
0
1
66.66
100.00
33.33
0
0
0
1
0
100.00
66.66
33.33
0
0
0
1
1
100.00
100.00
33.33
0
0
1
0
0
100.00
133.33
33.33
0
0
1
0
1
120.00
120.00
30.00
0
0
1
1
0
133.33
100.00
33.33
0
0
1
1
1
133.33
133.33
33.33
0
1
0
0
0
90.00
90.00
30.00
0
1
0
0
1
101.00
101.00
33.67
0
1
0
1
0
100.00
66.66
33.33
0
1
0
1
1
100.00
100.00
33.33
0
1
1
0
0
100.00
133.33
33.33
0
0
1
0
1
126.00
126.00
31.50
0
1
1
1
0
133.33
100.00
33.33
0
1
1
1
1
133.33
133.33
33.33
1
0
0
0
0
102.00
102.00
34.00
1
0
0
0
1
102.00
136.00
34.00
1
0
0
1
0
136.00
102.00
34.00
1
0
0
1
1
136.00
136.00
34.00
1
0
1
0
0
103.00
103.00
34.33
1
0
1
0
1
103.00
137.33
34.33
1
0
1
1
0
137.33
103.00
34.33
1
0
1
1
1
137.33
137.33
34.33
1
1
0
0
0
105.00
105.00
35.00
1
1
0
0
1
105.00
140.00
35.00
1
1
0
1
0
140.00
140.00
35.00
1
1
0
1
1
107.00
107.00
35.66
1
1
1
0
0
107.00
142.66
35.66
1
1
1
0
1
142.66
142.66
35.66
1
1
1
1
0
110.00
110.00
36.66
1
1
1
1
1
146.66
146.66
36.66
0 - 频率选择由硬件选择，输入锁存
1 - 频率选择位2,7 ： 4
0 - 正常
1 - 扩频启用
0 - 运行
1三态输出全部
AGP
（兆赫）
66.66
66.66
66.66
66.66
66.66
60.00
66.66
66.66
60.00
67.33
66.66
66.66
66.66
63.00
66.66
66.66
67.99
67.99
67.99
67.99
68.66
68.66
68.66
68.66
69.99
69.99
69.99
71.33
71.33
71.33
73.33
73.33
传播PRECENTAGE
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
0至-0.5 ％向下蔓延
0至-0.5 ％向下蔓延
0至-0.5 ％向下蔓延
+/- 0.25 ％传播中心
0至-0.5 ％向下蔓延
0至-0.5 ％向下蔓延
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
PWD
第2位，
位7：4
00000
Note1
第3位
第1位
位0
0
0
0
注1 ：
默认上电时，将成为被锁定的逻辑输入来定义的频率，所显示的位3 。
在我
2
上电默认了C复诵指示位2,7的修订ID ：如图4 。
第三方的品牌和名称均为其各自所有者的财产。
4
ICS9248-171
超前信息
字节1 ： CPU ，有效/无效注册
（ 1 =允许， 0 =禁用）
字节2 ： PCI ，有效/无效注册
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
20
19
18
15
14
13
12
PWD
X
1
1
1
1
1
1
1
描述
MODE ＃
PCICLK5
PCICLK4
PCICLK3
PCICLK2
PCICLK1
PCICLK0
PCICLK_F
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
10
9
22
43
7
47, 46
45
PWD
X
1
1
1
1
1
1
1
FS3#
AGP1
AGP0
描述
48MHz
SDRAM0
REF0 - 1X或2X
D E FA ü L T = 1 = 1×
CPUCLKT0 ， CPUCLKC0
CPUCLKT1
字节3 ： SDRAM ，有效/无效注册
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
-
-
31
30
27
26
25
PWD
X
X
X
1
1
1
1
1
FS0#
FS1#
FS2#
SDRAM8
SDRAM9
SDRAM10
SDRAM11
SDRAM12
描述
字节4 ：保留，有效/无效注册
（ 1 =允许， 0 =禁用）
位
第7位
针＃
-
PWD
0
描述
位（ 7 ： 6）= 01 DG_STOP ＃将
停止SDRAM & AGP时钟位
（ 7 ： 6 ）= 10 DG_STOP ＃将停止
SDRAM时钟只有位（ 7 ： 6 ） =
11 DG_STOP ＃将停止AGP
只钟表
SDRAM2
SDRAM3
SDRAM4
SDRAM5
SDRAM6
SDRAM7
第6位
第5位
4位
第3位
第2位
第1位
位0
-
39
38
37
36
33
32
1
1
1
1
1
1
1
字节5 ：外围，有效/无效注册
（ 1 =允许， 0 =禁用）
字节6 ：外围，有效/无效注册
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
B是0
PIN ＃ PWD
-
-
-
-
-
-
-
42
1
1
1
1
1
1
1
1
描述
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
SDRAM1
位
Bit7
Bit6
Bit5
Bit4
Bit3
Bit2
Bit1
Bit0
针＃
-
-
-
-
-
-
-
-
PWD
0
0
0
0
0
1
1
1
描述
发E 已经D（N T E ）
发E 已经D（N T E ）
发E 已经D（N T E ）
发E 已经D（N T E ）
发E 已经D（N T E ）
发E 已经D（N T E ）
发E 已经D（N T E ）
发E 已经D（N T E ）
注意事项：
注：唐？吨写入该寄存器，写这个
注册可能会导致故障
1.非活动是指输出保持低电平，禁止
从切换。
2.锁定频率选择（ FS ＃ ）将被反转的逻辑
输入频率的负载选择销的条件。
第三方的品牌和名称均为其各自所有者的财产。
5
QQ：2881677436 复制
