集成
电路
系统公司
ICS9248-131
频率发生器&集成缓冲器对赛扬& PII / III
推荐应用：
ALI - 阿拉丁V
- 移动式的芯片组
输出特点：
?? 3 - 处理器@ 2.5 / 3.3V ，高达100MHz 。
?? 3 - AGPCLK @ 3.3V
?? 13 - SDRAM的3.3V @
?? 6 - PCI 3.3V @
?? 1 - 为48MHz ， 3.3V @定。
?? 1 - REF @ 3.3V ， 14.318MHz 。
产品特点：
??支持电源管理： CPU ， PCI ， AGP和停止
我从掉电模式
2
C语言编程。
??扩频电磁干扰控制。
使用外部14.318MHz晶振
FS管脚的频率选择
关键的特定连接的阳离子：
??中央处理器？ CPU ： <250ps
?? AGP ？ PCI ： <550ps
?? CPU （早期） -pci ： 1-4ns ，中心2-6ns
引脚配置
VDDF
*REF0/CPU2.5_3.3#
GND
X1
X2
VDDpci
*PCICLK_F/FS1
*PCICLK0/FS2
GND
PCICLK1
PCICLK2
PCICLK3
PCICLK4
VDDA
BUFFERIN
GND
*CPU_STOP#/SDRAM11
*PCI_STOP#/SDRAM10
VDDSDR
*AGP_STOP#/SDRAM9
*PD#/SDRAM8
GND
SDATA
SCLK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VddAGP
AGP0
AGP1
GND
CPUCLK0
CPUCLK1
VDDL
CPUCLK2
SDRAM12
GND
SDRAM0
SDRAM1
VDDSDR
SDRAM2
SDRAM3
GND
SDRAM4
SDRAM5
VDDSDR
SDRAM6
SDRAM7
GND
48MHz/FS0*
AGP_F / MODE *
48引脚SSOP
框图
PLL2
48MHz
中*内部上拉电阻
240K至3.3V的输入指示
的功能
FS2
FS1
1
1
0
0
1
1
0
0
FS0
1
0
1
0
1
0
1
0
CPU ， SDRA M
（兆赫）
100
95.25
83.3
97
91.5
96.22
66.67
60
PCI
（兆赫）
33.33
31.75
33.30
32.33
30.50
32.07
33.33
30.00
AGP
（兆赫）
66.67
63.50
66.60
64.66
61.00
64.15
66.67
60.00
1
1
1
1
0
0
0
0
X1
X2
XTAL
OSC
PLL1
传播
SPECTRUM
REF
中央处理器
Divder
停止
3
CPUCLK （2 ：0）
CPU2.5_3.3#
SDATA
SCLK
FS（ 2：0 ）
PD ＃
PCI_STOP ＃
CPU_STOP ＃
SDRAM_STOP ＃
AGP -STOP ＃
模式
BUFFERIN
控制
逻辑
PCI
Divder
停止
5
PCICLK （4 ：0）
PCICLK_F
AGP
Divder
停止
2
AGP （1： 0）
AGP_F
注： REF & IOAPIC = 14.318MHz
CONFIG 。
注册。
电源组
类似物
13
数字
VDDpci
VDDSDR
VddAGP
Pentium是Intel Corporation的注册商标
I
2
C是飞利浦公司的商标
SDRAM（ 12 ：0）
VDDF
VDDA
9248-131 B版00年7月17日
ICS保留随时修改中确定的设备数据的权利
本出版物，恕不另行通知。 ICS建议其客户
获取所有设备数据的最新版本，以确认任何
信息正在依靠由客户是最新和准确。
ICS9248-131
ICS9248-131
引脚说明
引脚数
1, 6, 14, 19,
30, 36, 48
2
P U 2 。 5 _ 3 。 3 ＃
1,2
3,9,16,22,27,
33,39,45
4
5
GND
X1
X2
PCICLK_F
7
FS1
1, 2
8
13, 12, 11, 10
15
17
PCICLK0
FS2
1, 2
PCICLK （4： 1）
BUFFERIN
CPU_STOP ＃
1
SDRAM 11
18
40, 28, 29, 31, 32,
34, 35, 37, 38
20
PCI_STOP ＃
1
SDRAM 10
SDRAM（ 12 ， 7：0 ）
AGP_STOP ＃
SDRAM9
21
23
24
25
PD ＃
SDRAM8
SDATA
SCLK
AGP_F
模式
1, 2
48MHz
26
41, 43, 44
42
46, 47
FS0
1, 2
CPUCLK （2 ：0）
VDDL
AGP （1： 0）
IN
OUT
IN
OUT
IN
IN
OUT
IN
OUT
OUT
IN
OUT
IN
OUT
I / O
IN
OUT
IN
OUT
IN
OUT
PWR
OUT
IN
PWR
IN
OUT
OUT
P I N NA M E
VDD
REF0
TYPE
PWR
OUT
供电，标称3.3V
14.318 MHz参考时钟。
表示VDDL是否为3.3V或2.5V 。高= 2.5V的CPU ，低= 3.3V
P ü
1
。 L的吨] C H E D I N P ü吨
2
地
晶振输入，具有内部装载帽（ 33pF的）和反馈
从X2电阻
晶振输出，标称14.318MHz 。
有内部负荷上限（ 33pF的）
自由运行PCI时钟输出。同步与CPUCLKs与1-4ns歪斜
（CPU初）这不影响PCI_STOP ＃
频率选择引脚。锁存输入。随着其他FS管脚determins的
的CPU ，SDRAM的PCI & AGP frewuencies 。
PCI时钟输出。 Synchrounous CPUCLKs与1-4ns歪斜（ CPU初）
频率选择引脚。锁存输入
PCI时钟输出。 Synchrounous CPUCLKs与1-4ns歪斜（ CPU初）
输入引脚SDRAM缓存。
暂停CPUCLK时钟的逻辑0电平，
当输入为低电平（移动模式， MODE = 0 ）
SDRAM时钟输出
暂停PCICLK时钟的逻辑0电平，当输入为低电平
（在移动模式下， MODE = 0时）
SDRAM时钟输出
SDRAM时钟输出。
这种异步输入暂停AGP时钟的逻辑"0"水平时，输入低电平
（在移动模式， MODE = 0 ）不影响AGP0
SDRAM时钟输出
这asyncheronous掉电输入停止VCO ，晶体内部&
钟表活动时，低。 （在移动模式下， MODE = 0时）
SDRAM时钟输出
数据引脚用于I
2
电路5V宽容
我的时钟引脚
2
电路5V宽容
高级图形端口输出，不受AGP_STOP ＃
引脚17 ， 18 ， 20 & 21功能选择引脚， 1 =桌面模式， 0 =移动模式。
锁存输入。
48MHz的输出时钟USB时机。
频率选择引脚。锁存输入。随着其他FS管脚determins的
的CPU ，SDRAM的PCI & AGP frewuencies 。
CPU时钟输出，搭载VDDL 。低中频CPU_STOP ＃ =低
供应CPU ， 2.5V或3.3V标称
高级图形输出端口
描述
注意事项：
1： 240K内部上拉电阻到3.3V的输入指示
2 ：双向输入/输出管脚，输入逻辑电平被锁存于内部上电复位。用规格为10Mohm电阻
程序逻辑嗨到VDD或GND为逻辑低电平。
2
ICS9248-131
概述
该
ICS9248-131
生成所需的高速RISC或CISC微处理器的系统，如英特尔PentiumPro所有时钟
或Cyrix的。八种不同的参考频率相乘的因素是外部选择与平滑的频率转换。
扩频可以通过我启用
2
C语言编程。扩频通常会降低系统的电磁干扰8分贝至10dB 。
这简化了EMI认证，而不诉诸板设计迭代或昂贵的屏蔽。该
ICS9248-131
采用
专有的闭环设计，它严格控制散布在工艺和温度变化的百分比。
串行编程我
2
C接口允许转变职能，停止时钟编程和频率选择。该SDRAM12
输出可以用作一个反馈到一个芯片外的PLL 。
模式引脚 - 电源管理控制输入
模式下，引脚25
（锁存输入）
0
1
PIN码17
CPU_STOP ＃
（输入）
SDRAM 11
（输出）
18 PIN
PCI_STOP ＃
（输入）
SDRAM 10
（输出）
20 PIN
AGP_STOP ＃
（输入）
SDRAM 9
（输出）
引脚21
PD ＃
（输入）
SDRAM 8
（输出）
电源管理功能
AGP_STOP ＃ CPU_STOP ＃ PCI_STOP ＃
1
1
1
0
0
1
1
1
1
1
0
1
AGP ，
CPUCLK
输出
停低
运行
运行
运行
PCICLK
(4:0)
运行
运行
停低
运行
PCICLK_F ，
REF ， 48MHz的
和SDRAM
运行
运行
运行
运行
水晶
OSC
运行
运行
运行
运行
VCO
运行
运行
运行
运行
AGP
(1:0)
运行
运行
运行
停低
CPU 3.3 ＃ _2.5V缓冲器选择器CPUCLK驱动程序。
CPU3.3#_2.5
输入电平
（锁存的数据）
1
0
缓冲入选
操作时：
2.5V VDD
3.3V VDD
3
ICS9248-131
串行配置命令位图
字节0 ：功能和频率选择寄存器（默认值= 0 ）
描述
位7位2
扩频方法
0,0
+/- 0.25 ％中心扩频调制
位7,2
0,1
+/- 0.15 ％中心扩频调制
1,0
0至-0.5向下扩频调制
1,1
+/- 0.375 ％中心扩频调制
位6位5位4
CPU时钟
PCI
AGP
111
100
33.33
66.67
110
95.25
31.75
63.50
101
83.3
33.30
66.60
第6位： 4
100
97
32.33
64.66
011
91.5
30.50
61.00
010
96.22
32.07
64.15
001
66.67
33.33
66.67
000
60
30.00
60.00
0 - 频率选择由硬件选择，输入锁存
第3位
1 - 频率选择位6 ： 4 （上）
0 - 正常
第1位
1 - 扩频启用
0 - 运行
位0
1 - 三态输出全部
位
PWD
0,0
Note1
001
0
0
0
注： 1 。
默认情况下，在电将成为锁存逻辑输入定义的频率。比特4 ，5，6为默认到001 ，并且如果位
3被写入1，使用位6 ： 4，则这些定义应该在相同的写入周期所需的频率。
注意：
PWD =上电缺省
字节1 ： CPU ，有效/无效注册
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
-
-
40
-
41
43
44
PWD
1
X
X
1
1
1
1
1
描述
（保留）
FS2#
FS1#
SDRAM12 （ ACT / INACT ）
（保留）
CPUCLK2 （ ACT / INACT ）
CPUCLK1 （ ACT / INACT ）
CPUCLK0 （ ACT / INACT ）
字节2 ： PCI有效/无效注册
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
7
-
13
12
11
10
8
PWD
X
1
X
1
1
1
1
1
描述
CPU2.5_3.3#
PCICLK_F （ ACT / INACT ）
FS0#
PCICLK4 （ ACT / INACT ）
PCICLK3 （ ACT / INACT ）
PCICLK2 （ ACT / INACT ）
PCICLK1 （ ACT / INACT ）
PCICLK0(Act/Inact)
注意事项：
1.非活动是指输出保持低电平，禁止
从切换。
I
2
C是飞利浦公司的商标
注意事项：
1.非活动是指输出保持低电平，禁止
从切换。
4
集成
电路
系统公司
ICS9248-131
频率发生器&集成缓冲器对赛扬& PII / III
推荐应用：
ALI - 阿拉丁V
- 移动式的芯片组
输出特点：
?? 3 - 处理器@ 2.5 / 3.3V ，高达100MHz 。
?? 3 - AGPCLK @ 3.3V
?? 13 - SDRAM的3.3V @
?? 6 - PCI 3.3V @
?? 1 - 为48MHz ， 3.3V @定。
?? 1 - REF @ 3.3V ， 14.318MHz 。
产品特点：
??支持电源管理： CPU ， PCI ， AGP和停止
我从掉电模式
2
C语言编程。
??扩频电磁干扰控制。
使用外部14.318MHz晶振
FS管脚的频率选择
关键的特定连接的阳离子：
??中央处理器？ CPU ： <250ps
?? AGP ？ PCI ： <550ps
?? CPU （早期） -pci ： 1-4ns ，中心2-6ns
引脚配置
VDDF
*REF0/CPU2.5_3.3#
GND
X1
X2
VDDpci
*PCICLK_F/FS1
*PCICLK0/FS2
GND
PCICLK1
PCICLK2
PCICLK3
PCICLK4
VDDA
BUFFERIN
GND
*CPU_STOP#/SDRAM11
*PCI_STOP#/SDRAM10
VDDSDR
*AGP_STOP#/SDRAM9
*PD#/SDRAM8
GND
SDATA
SCLK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VddAGP
AGP0
AGP1
GND
CPUCLK0
CPUCLK1
VDDL
CPUCLK2
SDRAM12
GND
SDRAM0
SDRAM1
VDDSDR
SDRAM2
SDRAM3
GND
SDRAM4
SDRAM5
VDDSDR
SDRAM6
SDRAM7
GND
48MHz/FS0*
AGP_F / MODE *
48引脚SSOP
框图
PLL2
48MHz
中*内部上拉电阻
240K至3.3V的输入指示
的功能
FS2
FS1
1
1
0
0
1
1
0
0
FS0
1
0
1
0
1
0
1
0
CPU ， SDRA M
（兆赫）
100
95.25
83.3
97
91.5
96.22
66.67
60
PCI
（兆赫）
33.33
31.75
33.30
32.33
30.50
32.07
33.33
30.00
AGP
（兆赫）
66.67
63.50
66.60
64.66
61.00
64.15
66.67
60.00
1
1
1
1
0
0
0
0
X1
X2
XTAL
OSC
PLL1
传播
SPECTRUM
REF
中央处理器
Divder
停止
3
CPUCLK （2 ：0）
CPU2.5_3.3#
SDATA
SCLK
FS（ 2：0 ）
PD ＃
PCI_STOP ＃
CPU_STOP ＃
SDRAM_STOP ＃
AGP -STOP ＃
模式
BUFFERIN
控制
逻辑
PCI
Divder
停止
5
PCICLK （4 ：0）
PCICLK_F
AGP
Divder
停止
2
AGP （1： 0）
AGP_F
注： REF & IOAPIC = 14.318MHz
CONFIG 。
注册。
电源组
类似物
13
数字
VDDpci
VDDSDR
VddAGP
Pentium是Intel Corporation的注册商标
I
2
C是飞利浦公司的商标
SDRAM（ 12 ：0）
VDDF
VDDA
9248-131 B版00年7月17日
ICS保留随时修改中确定的设备数据的权利
本出版物，恕不另行通知。 ICS建议其客户
获取所有设备数据的最新版本，以确认任何
信息正在依靠由客户是最新和准确。
ICS9248-131
ICS9248-131
引脚说明
引脚数
1, 6, 14, 19,
30, 36, 48
2
P U 2 。 5 _ 3 。 3 ＃
1,2
3,9,16,22,27,
33,39,45
4
5
GND
X1
X2
PCICLK_F
7
FS1
1, 2
8
13, 12, 11, 10
15
17
PCICLK0
FS2
1, 2
PCICLK （4： 1）
BUFFERIN
CPU_STOP ＃
1
SDRAM 11
18
40, 28, 29, 31, 32,
34, 35, 37, 38
20
PCI_STOP ＃
1
SDRAM 10
SDRAM（ 12 ， 7：0 ）
AGP_STOP ＃
SDRAM9
21
23
24
25
PD ＃
SDRAM8
SDATA
SCLK
AGP_F
模式
1, 2
48MHz
26
41, 43, 44
42
46, 47
FS0
1, 2
CPUCLK （2 ：0）
VDDL
AGP （1： 0）
IN
OUT
IN
OUT
IN
IN
OUT
IN
OUT
OUT
IN
OUT
IN
OUT
I / O
IN
OUT
IN
OUT
IN
OUT
PWR
OUT
IN
PWR
IN
OUT
OUT
P I N NA M E
VDD
REF0
TYPE
PWR
OUT
供电，标称3.3V
14.318 MHz参考时钟。
表示VDDL是否为3.3V或2.5V 。高= 2.5V的CPU ，低= 3.3V
P ü
1
。 L的吨] C H E D I N P ü吨
2
地
晶振输入，具有内部装载帽（ 33pF的）和反馈
从X2电阻
晶振输出，标称14.318MHz 。
有内部负荷上限（ 33pF的）
自由运行PCI时钟输出。同步与CPUCLKs与1-4ns歪斜
（CPU初）这不影响PCI_STOP ＃
频率选择引脚。锁存输入。随着其他FS管脚determins的
的CPU ，SDRAM的PCI & AGP frewuencies 。
PCI时钟输出。 Synchrounous CPUCLKs与1-4ns歪斜（ CPU初）
频率选择引脚。锁存输入
PCI时钟输出。 Synchrounous CPUCLKs与1-4ns歪斜（ CPU初）
输入引脚SDRAM缓存。
暂停CPUCLK时钟的逻辑0电平，
当输入为低电平（移动模式， MODE = 0 ）
SDRAM时钟输出
暂停PCICLK时钟的逻辑0电平，当输入为低电平
（在移动模式下， MODE = 0时）
SDRAM时钟输出
SDRAM时钟输出。
这种异步输入暂停AGP时钟的逻辑"0"水平时，输入低电平
（在移动模式， MODE = 0 ）不影响AGP0
SDRAM时钟输出
这asyncheronous掉电输入停止VCO ，晶体内部&
钟表活动时，低。 （在移动模式下， MODE = 0时）
SDRAM时钟输出
数据引脚用于I
2
电路5V宽容
我的时钟引脚
2
电路5V宽容
高级图形端口输出，不受AGP_STOP ＃
引脚17 ， 18 ， 20 & 21功能选择引脚， 1 =桌面模式， 0 =移动模式。
锁存输入。
48MHz的输出时钟USB时机。
频率选择引脚。锁存输入。随着其他FS管脚determins的
的CPU ，SDRAM的PCI & AGP frewuencies 。
CPU时钟输出，搭载VDDL 。低中频CPU_STOP ＃ =低
供应CPU ， 2.5V或3.3V标称
高级图形输出端口
描述
注意事项：
1： 240K内部上拉电阻到3.3V的输入指示
2 ：双向输入/输出管脚，输入逻辑电平被锁存于内部上电复位。用规格为10Mohm电阻
程序逻辑嗨到VDD或GND为逻辑低电平。
2
ICS9248-131
概述
该
ICS9248-131
生成所需的高速RISC或CISC微处理器的系统，如英特尔PentiumPro所有时钟
或Cyrix的。八种不同的参考频率相乘的因素是外部选择与平滑的频率转换。
扩频可以通过我启用
2
C语言编程。扩频通常会降低系统的电磁干扰8分贝至10dB 。
这简化了EMI认证，而不诉诸板设计迭代或昂贵的屏蔽。该
ICS9248-131
采用
专有的闭环设计，它严格控制散布在工艺和温度变化的百分比。
串行编程我
2
C接口允许转变职能，停止时钟编程和频率选择。该SDRAM12
输出可以用作一个反馈到一个芯片外的PLL 。
模式引脚 - 电源管理控制输入
模式下，引脚25
（锁存输入）
0
1
PIN码17
CPU_STOP ＃
（输入）
SDRAM 11
（输出）
18 PIN
PCI_STOP ＃
（输入）
SDRAM 10
（输出）
20 PIN
AGP_STOP ＃
（输入）
SDRAM 9
（输出）
引脚21
PD ＃
（输入）
SDRAM 8
（输出）
电源管理功能
AGP_STOP ＃ CPU_STOP ＃ PCI_STOP ＃
1
1
1
0
0
1
1
1
1
1
0
1
AGP ，
CPUCLK
输出
停低
运行
运行
运行
PCICLK
(4:0)
运行
运行
停低
运行
PCICLK_F ，
REF ， 48MHz的
和SDRAM
运行
运行
运行
运行
水晶
OSC
运行
运行
运行
运行
VCO
运行
运行
运行
运行
AGP
(1:0)
运行
运行
运行
停低
CPU 3.3 ＃ _2.5V缓冲器选择器CPUCLK驱动程序。
CPU3.3#_2.5
输入电平
（锁存的数据）
1
0
缓冲入选
操作时：
2.5V VDD
3.3V VDD
3
ICS9248-131
串行配置命令位图
字节0 ：功能和频率选择寄存器（默认值= 0 ）
描述
位7位2
扩频方法
0,0
+/- 0.25 ％中心扩频调制
位7,2
0,1
+/- 0.15 ％中心扩频调制
1,0
0至-0.5向下扩频调制
1,1
+/- 0.375 ％中心扩频调制
位6位5位4
CPU时钟
PCI
AGP
111
100
33.33
66.67
110
95.25
31.75
63.50
101
83.3
33.30
66.60
第6位： 4
100
97
32.33
64.66
011
91.5
30.50
61.00
010
96.22
32.07
64.15
001
66.67
33.33
66.67
000
60
30.00
60.00
0 - 频率选择由硬件选择，输入锁存
第3位
1 - 频率选择位6 ： 4 （上）
0 - 正常
第1位
1 - 扩频启用
0 - 运行
位0
1 - 三态输出全部
位
PWD
0,0
Note1
001
0
0
0
注： 1 。
默认情况下，在电将成为锁存逻辑输入定义的频率。比特4 ，5，6为默认到001 ，并且如果位
3被写入1，使用位6 ： 4，则这些定义应该在相同的写入周期所需的频率。
注意：
PWD =上电缺省
字节1 ： CPU ，有效/无效注册
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
-
-
40
-
41
43
44
PWD
1
X
X
1
1
1
1
1
描述
（保留）
FS2#
FS1#
SDRAM12 （ ACT / INACT ）
（保留）
CPUCLK2 （ ACT / INACT ）
CPUCLK1 （ ACT / INACT ）
CPUCLK0 （ ACT / INACT ）
字节2 ： PCI有效/无效注册
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
7
-
13
12
11
10
8
PWD
X
1
X
1
1
1
1
1
描述
CPU2.5_3.3#
PCICLK_F （ ACT / INACT ）
FS0#
PCICLK4 （ ACT / INACT ）
PCICLK3 （ ACT / INACT ）
PCICLK2 （ ACT / INACT ）
PCICLK1 （ ACT / INACT ）
PCICLK0(Act/Inact)
注意事项：
1.非活动是指输出保持低电平，禁止
从切换。
I
2
C是飞利浦公司的商标
注意事项：
1.非活动是指输出保持低电平，禁止
从切换。
4
集成
电路
系统公司
ICS9248-131
频率发生器&集成缓冲器对赛扬& PII / III
推荐应用：
ALI - 阿拉丁V
- 移动式的芯片组
输出特点：
?? 3 - 处理器@ 2.5 / 3.3V ，高达100MHz 。
?? 3 - AGPCLK @ 3.3V
?? 13 - SDRAM的3.3V @
?? 6 - PCI 3.3V @
?? 1 - 为48MHz ， 3.3V @定。
?? 1 - REF @ 3.3V ， 14.318MHz 。
产品特点：
??支持电源管理： CPU ， PCI ， AGP和停止
我从掉电模式
2
C语言编程。
??扩频电磁干扰控制。
使用外部14.318MHz晶振
FS管脚的频率选择
关键的特定连接的阳离子：
??中央处理器？ CPU ： <250ps
?? AGP ？ PCI ： <550ps
?? CPU （早期） -pci ： 1-4ns ，中心2-6ns
引脚配置
VDDF
*REF0/CPU2.5_3.3#
GND
X1
X2
VDDpci
*PCICLK_F/FS1
*PCICLK0/FS2
GND
PCICLK1
PCICLK2
PCICLK3
PCICLK4
VDDA
BUFFERIN
GND
*CPU_STOP#/SDRAM11
*PCI_STOP#/SDRAM10
VDDSDR
*AGP_STOP#/SDRAM9
*PD#/SDRAM8
GND
SDATA
SCLK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VddAGP
AGP0
AGP1
GND
CPUCLK0
CPUCLK1
VDDL
CPUCLK2
SDRAM12
GND
SDRAM0
SDRAM1
VDDSDR
SDRAM2
SDRAM3
GND
SDRAM4
SDRAM5
VDDSDR
SDRAM6
SDRAM7
GND
48MHz/FS0*
AGP_F / MODE *
48引脚SSOP
框图
PLL2
48MHz
中*内部上拉电阻
240K至3.3V的输入指示
的功能
FS2
FS1
1
1
0
0
1
1
0
0
FS0
1
0
1
0
1
0
1
0
CPU ， SDRA M
（兆赫）
100
95.25
83.3
97
91.5
96.22
66.67
60
PCI
（兆赫）
33.33
31.75
33.30
32.33
30.50
32.07
33.33
30.00
AGP
（兆赫）
66.67
63.50
66.60
64.66
61.00
64.15
66.67
60.00
1
1
1
1
0
0
0
0
X1
X2
XTAL
OSC
PLL1
传播
SPECTRUM
REF
中央处理器
Divder
停止
3
CPUCLK （2 ：0）
CPU2.5_3.3#
SDATA
SCLK
FS（ 2：0 ）
PD ＃
PCI_STOP ＃
CPU_STOP ＃
SDRAM_STOP ＃
AGP -STOP ＃
模式
BUFFERIN
控制
逻辑
PCI
Divder
停止
5
PCICLK （4 ：0）
PCICLK_F
AGP
Divder
停止
2
AGP （1： 0）
AGP_F
注： REF & IOAPIC = 14.318MHz
CONFIG 。
注册。
电源组
类似物
13
数字
VDDpci
VDDSDR
VddAGP
Pentium是Intel Corporation的注册商标
I
2
C是飞利浦公司的商标
SDRAM（ 12 ：0）
VDDF
VDDA
9248-131 B版00年7月17日
ICS保留随时修改中确定的设备数据的权利
本出版物，恕不另行通知。 ICS建议其客户
获取所有设备数据的最新版本，以确认任何
信息正在依靠由客户是最新和准确。
ICS9248-131
ICS9248-131
引脚说明
引脚数
1, 6, 14, 19,
30, 36, 48
2
P U 2 。 5 _ 3 。 3 ＃
1,2
3,9,16,22,27,
33,39,45
4
5
GND
X1
X2
PCICLK_F
7
FS1
1, 2
8
13, 12, 11, 10
15
17
PCICLK0
FS2
1, 2
PCICLK （4： 1）
BUFFERIN
CPU_STOP ＃
1
SDRAM 11
18
40, 28, 29, 31, 32,
34, 35, 37, 38
20
PCI_STOP ＃
1
SDRAM 10
SDRAM（ 12 ， 7：0 ）
AGP_STOP ＃
SDRAM9
21
23
24
25
PD ＃
SDRAM8
SDATA
SCLK
AGP_F
模式
1, 2
48MHz
26
41, 43, 44
42
46, 47
FS0
1, 2
CPUCLK （2 ：0）
VDDL
AGP （1： 0）
IN
OUT
IN
OUT
IN
IN
OUT
IN
OUT
OUT
IN
OUT
IN
OUT
I / O
IN
OUT
IN
OUT
IN
OUT
PWR
OUT
IN
PWR
IN
OUT
OUT
P I N NA M E
VDD
REF0
TYPE
PWR
OUT
供电，标称3.3V
14.318 MHz参考时钟。
表示VDDL是否为3.3V或2.5V 。高= 2.5V的CPU ，低= 3.3V
P ü
1
。 L的吨] C H E D I N P ü吨
2
地
晶振输入，具有内部装载帽（ 33pF的）和反馈
从X2电阻
晶振输出，标称14.318MHz 。
有内部负荷上限（ 33pF的）
自由运行PCI时钟输出。同步与CPUCLKs与1-4ns歪斜
（CPU初）这不影响PCI_STOP ＃
频率选择引脚。锁存输入。随着其他FS管脚determins的
的CPU ，SDRAM的PCI & AGP frewuencies 。
PCI时钟输出。 Synchrounous CPUCLKs与1-4ns歪斜（ CPU初）
频率选择引脚。锁存输入
PCI时钟输出。 Synchrounous CPUCLKs与1-4ns歪斜（ CPU初）
输入引脚SDRAM缓存。
暂停CPUCLK时钟的逻辑0电平，
当输入为低电平（移动模式， MODE = 0 ）
SDRAM时钟输出
暂停PCICLK时钟的逻辑0电平，当输入为低电平
（在移动模式下， MODE = 0时）
SDRAM时钟输出
SDRAM时钟输出。
这种异步输入暂停AGP时钟的逻辑"0"水平时，输入低电平
（在移动模式， MODE = 0 ）不影响AGP0
SDRAM时钟输出
这asyncheronous掉电输入停止VCO ，晶体内部&
钟表活动时，低。 （在移动模式下， MODE = 0时）
SDRAM时钟输出
数据引脚用于I
2
电路5V宽容
我的时钟引脚
2
电路5V宽容
高级图形端口输出，不受AGP_STOP ＃
引脚17 ， 18 ， 20 & 21功能选择引脚， 1 =桌面模式， 0 =移动模式。
锁存输入。
48MHz的输出时钟USB时机。
频率选择引脚。锁存输入。随着其他FS管脚determins的
的CPU ，SDRAM的PCI & AGP frewuencies 。
CPU时钟输出，搭载VDDL 。低中频CPU_STOP ＃ =低
供应CPU ， 2.5V或3.3V标称
高级图形输出端口
描述
注意事项：
1： 240K内部上拉电阻到3.3V的输入指示
2 ：双向输入/输出管脚，输入逻辑电平被锁存于内部上电复位。用规格为10Mohm电阻
程序逻辑嗨到VDD或GND为逻辑低电平。
2
ICS9248-131
概述
该
ICS9248-131
生成所需的高速RISC或CISC微处理器的系统，如英特尔PentiumPro所有时钟
或Cyrix的。八种不同的参考频率相乘的因素是外部选择与平滑的频率转换。
扩频可以通过我启用
2
C语言编程。扩频通常会降低系统的电磁干扰8分贝至10dB 。
这简化了EMI认证，而不诉诸板设计迭代或昂贵的屏蔽。该
ICS9248-131
采用
专有的闭环设计，它严格控制散布在工艺和温度变化的百分比。
串行编程我
2
C接口允许转变职能，停止时钟编程和频率选择。该SDRAM12
输出可以用作一个反馈到一个芯片外的PLL 。
模式引脚 - 电源管理控制输入
模式下，引脚25
（锁存输入）
0
1
PIN码17
CPU_STOP ＃
（输入）
SDRAM 11
（输出）
18 PIN
PCI_STOP ＃
（输入）
SDRAM 10
（输出）
20 PIN
AGP_STOP ＃
（输入）
SDRAM 9
（输出）
引脚21
PD ＃
（输入）
SDRAM 8
（输出）
电源管理功能
AGP_STOP ＃ CPU_STOP ＃ PCI_STOP ＃
1
1
1
0
0
1
1
1
1
1
0
1
AGP ，
CPUCLK
输出
停低
运行
运行
运行
PCICLK
(4:0)
运行
运行
停低
运行
PCICLK_F ，
REF ， 48MHz的
和SDRAM
运行
运行
运行
运行
水晶
OSC
运行
运行
运行
运行
VCO
运行
运行
运行
运行
AGP
(1:0)
运行
运行
运行
停低
CPU 3.3 ＃ _2.5V缓冲器选择器CPUCLK驱动程序。
CPU3.3#_2.5
输入电平
（锁存的数据）
1
0
缓冲入选
操作时：
2.5V VDD
3.3V VDD
3
ICS9248-131
串行配置命令位图
字节0 ：功能和频率选择寄存器（默认值= 0 ）
描述
位7位2
扩频方法
0,0
+/- 0.25 ％中心扩频调制
位7,2
0,1
+/- 0.15 ％中心扩频调制
1,0
0至-0.5向下扩频调制
1,1
+/- 0.375 ％中心扩频调制
位6位5位4
CPU时钟
PCI
AGP
111
100
33.33
66.67
110
95.25
31.75
63.50
101
83.3
33.30
66.60
第6位： 4
100
97
32.33
64.66
011
91.5
30.50
61.00
010
96.22
32.07
64.15
001
66.67
33.33
66.67
000
60
30.00
60.00
0 - 频率选择由硬件选择，输入锁存
第3位
1 - 频率选择位6 ： 4 （上）
0 - 正常
第1位
1 - 扩频启用
0 - 运行
位0
1 - 三态输出全部
位
PWD
0,0
Note1
001
0
0
0
注： 1 。
默认情况下，在电将成为锁存逻辑输入定义的频率。比特4 ，5，6为默认到001 ，并且如果位
3被写入1，使用位6 ： 4，则这些定义应该在相同的写入周期所需的频率。
注意：
PWD =上电缺省
字节1 ： CPU ，有效/无效注册
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
-
-
40
-
41
43
44
PWD
1
X
X
1
1
1
1
1
描述
（保留）
FS2#
FS1#
SDRAM12 （ ACT / INACT ）
（保留）
CPUCLK2 （ ACT / INACT ）
CPUCLK1 （ ACT / INACT ）
CPUCLK0 （ ACT / INACT ）
字节2 ： PCI有效/无效注册
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
7
-
13
12
11
10
8
PWD
X
1
X
1
1
1
1
1
描述
CPU2.5_3.3#
PCICLK_F （ ACT / INACT ）
FS0#
PCICLK4 （ ACT / INACT ）
PCICLK3 （ ACT / INACT ）
PCICLK2 （ ACT / INACT ）
PCICLK1 （ ACT / INACT ）
PCICLK0(Act/Inact)
注意事项：
1.非活动是指输出保持低电平，禁止
从切换。
I
2
C是飞利浦公司的商标
注意事项：
1.非活动是指输出保持低电平，禁止
从切换。
4
QQ：2880707522 复制
