集成
电路
系统公司
ICS9248-61
频率时序发生器奔腾II系统
概述
该
ICS9248-61
对于笔记本电脑的主时钟解决方案
使用Intel 440BX芯片组的样式设计。连同一个
SDRAM的缓冲如ICS9179-03 ，它提供了所有
必要的时钟信号为这样的系统。
扩展频谱可以通过驱动销26 ，散布＃启用
活性（低） ，在电源接通。扩频通常会降低
系统的电磁干扰， 8分贝至10dB 。这简化了EMI认证
而不诉诸板设计迭代或昂贵的屏蔽。
该
ICS9248-61
采用专有的闭环设计，
其中严格控制散布在的百分比
工艺和温度变化。
特点
生成下面的系统时钟：
- 2CPU （ 2.5V ）高达100MHz 。
- 7个PCI （ 3.3V ） @ 33.3MHz （包括一个自由运行） 。
- 2 REF CLKS固定（ 3.3V ）的48MHz的14.318MHz 。
歪斜的特点：
- CPU - CPU<175ps
- PCI ？ PCI < 250PS
- PCI_E （早期） ？ PCI = 2.1ns
- CPU （早期） ？ PCI = 1.5ns ？为4ns
支持扩频调制CPU和PCI
钟表， 0.5 ％下调蔓延
通过停止时钟高效的电源管理方案
和掉电模式。
使用外部14.318MHz晶振，无需外部负载上限
需要CL = 18pF之结晶。
28引脚209mil SSOP 。
框图
引脚配置
28引脚SSOP
电源组
GNDR / C = REFCLK ，核心，水晶
VDDCOR =核心
GNDLCPU ， VDDCPU = CPU
GND48 ， VDD48 = 48MHz的
VDDPCI ， GNDPCI - PCICLK ， PCICLK_F ， PCICLK_E
Pentium是英特尔公司的注册商标。
9248-61 B版99年1月8日
ICS保留随时修改中确定的设备数据的权利
本出版物，恕不另行通知。 ICS建议其客户
获取所有设备数据的最新版本，以确认任何
信息正在依靠由客户是最新和准确。
ICS9248-61
引脚说明
引脚数
2
3
4
7
8
12
13
14
15
16
17
引脚名称
X1
X2
PCICLK_F
GNDPCI
VDDpci
PCICLK_E
VDD48
SEL 100_66 ＃ /
48MHz
GND48
DIV4#
PD ＃
TYPE
输入
产量
产量
动力
动力
产量
动力
输入
动力
输入
输入
描述
14.318 MHz的晶振输入
14.318 MHz的晶振输出
3.3伏的自由运行PCI时钟输出，将不会由PCI_STOP ＃停止
地面PCI时钟输出
3.3 V电源为PCI时钟输出
早PCICLK输出，其他PCICLKs抵消，通过PCI - STOP停止＃
3.3 V电源为48 MHz的时钟
关于时钟为CPU & PCICLK输出管脚的频率上电控制。如果
逻辑"0"使用了66.6兆赫的频率被选择。如果逻辑"1"被使用时， 100
MHz的频率被选择。 PCI时钟复以33.3兆赫两个运行
SELECTS
地上48 MHz的时钟
有源低投入，使CPUCLK和PCICLK到正规的1/4运行
frequecies
异步低电平有效输入引脚，用于关闭该设备的电源，以进入低功耗
状态。内部时钟被禁止和VCO和晶体停止。该
的电源关断延迟将不大于3毫秒。
异步低电平有效的输入管脚用于停止在低电平状态CPUCLK的所有
其它时钟会继续运行。 CPUCLK的将有一个"Turnon "延迟的
至少3个CPU时钟周期。
3.3 V电源为核心
使用同步低电平输入到停在低电平状态PCICLK 。它不会
效果PCICLK_F或任何其他输出。
地面REFCLK ，水晶&核心
地面为CPU和主机时钟输出
2.5 V电源为CPU和主机时钟输出
上电扩频启用选项。低电平有效=扩频时钟
启用。高电平=扩频时钟禁用。
3.3 V电源的REFCLK和晶体时钟输出
3.3V ， 14.318 MHz参考时钟输出。
2.5 V的CPU和主机时钟输出
3.3 V PCI时钟输出，生成时序要求
18
19
20
21
22
25
26
28
1,27
23,24
5,6,9,10, 11
CPU_STOP ＃
VDDCOR
PCI -停止＃
GNDR / C
GNDLCPU
VddLCPU
SPREAD ＃
VDDR
REF （0： 1）
CPUCLK （0： 1）
PCICLK （ 1:4）
输入
输入
输入
输入
动力
动力
产量
输入
产量
0utput
产量
2
ICS9248-61
频率表
DIV4#
1
1
0
0
SEL
100/66#
1
0
1
0
CPU MHz的
100
66.69
25
16.65
PCI兆赫
33
33
8.32
8.32
电源管理
时钟使能配置
P U _ S到P＃ P C I _ S到P＃
X
X
0
0
0
1
1
0
1
1
P W R _ DW N＃
0
1
1
1
1
CPUCLK
L嗷嗷
低
低
100/66.6MHz
100/66.6MHz
PCICLK PCICLK_F
L嗷嗷
L嗷嗷
低
33.3MHz
33.3 MHz的33.3MHz
低
33.3MHz
33.3 MHz的33.3MHz
REF
停止
运行
运行
运行
运行
水晶
FF
运行
运行
运行
运行
压控振荡器
FF
运行
运行
运行
运行
完整的时钟周期时序，保证在任何时候都经过了系统初始加电时除了注意的地方。在电源
和使用的PD ＃引脚不会引起短或更长的脉冲比所述运行时钟的时钟进行断电操作。
所述第一时钟脉冲出来的一个停止的时钟条件可以适当地略微扭曲的时钟网络的充电电路。
电路板布线和信号加载可能对初始时钟失真也有很大影响。
ICS9248-61电源管理要求
信号
P U _ S到P＃
P C I _ S到P＃
PD ＃
信号状态
0（禁用）
2
1 （启用）
1
0（禁用）
2
1 （启用）
1
1（正常操作）
3
0 （断电）
4
L的T E CY
自由运行的上升沿号
PCICLK
1
1
1
1
3ms
2max
注。
1.时钟的延迟时间是从时钟使能变为有效时的第一个有效时钟散发出来的设备的定义。
2.时钟关闭延时是指从当时钟使能变为无效时的最后一个时钟被拉低了设备的定义。
3，上电延时是当PD ＃变为无效（高）当第一个有效时钟是由设备输出。
4.断电控制了时钟计数适用于CPUCLK ，只有PCICLK 。
在REF将被停止的这些独立的。
3
ICS9248-61
CPU_STOP ＃时序图
CPUSTOP ＃是一个台异步输入到时钟合成器。它是用来关闭CPUCLKs为低功耗操作。
CPU_STOP ＃是由同步
ICS9248-61.
最小的CPUCLK启用（ CPU_STOP ＃高脉冲）是100
CPUCLKs 。所有其它时钟会继续运行，而CPUCLKs被禁用。该CPUCLKs将始终在低停止
态，并开始在该保证了高脉冲宽度的方式是一个完整的脉冲。 CPUCLK上延迟小于4 CPUCLKs
和CPUCLK断延迟小于4 CPUCLKs 。
注意事项：
1.所有定时是参照内部CPUCLK 。
2. CPU_STOP ＃是一个异步输入和亚稳条件可能存在。这个信号被同步到内CPUCLKs
该
ICS9248-61.
3.所有其他时钟继续运行不受干扰。
4. PD ＃和PCI_STOP ＃显示在高（真）的状态。
PCI_STOP ＃时序图
PCI_STOP ＃是一个异步输入到
ICS9248-61.
它是用来关闭PCICLK （0 ：4）的时钟为低功耗操作。
PCI_STOP ＃是由同步
ICS9248-61
在内部。最小的PCICLK （0： 4）的时钟使能（ PCI_STOP ＃
高脉冲）为至少10 PCICLK （0： 4）的时钟。 PCICLK （0： 4）的时钟都停止在低电平状态，并开始与一个完整的高脉冲
宽度保证。 PCICLK （ 0 ： 4 ）时钟的延迟周期只有一个PCICLK时钟关闭上升延迟一个PCICLK时钟。
注意事项：
1.所有定时是参照内部CPUCLK （定义为ICS9248装置内）。
2. PCI_STOP ＃是一个异步输入，和亚稳条件可能存在。需要这个信号进行同步
内ICS9248 。
3.所有其他时钟继续运行不受干扰。
4. PD ＃和CPU_STOP ＃显示在高（真）的状态。
4
ICS9248-61
PD ＃时序图
掉电选项用于将部分进入一个非常低的状态，而不电源关闭的部分。 PD ＃是
异步低电平输入。这个信号由内部同步
ICS9248-61
之前，它的控制动作
掉电时钟合成器。内部时钟将不会被运行后，该设备被置于关机状态。当PD ＃
被激活（低电平）所有时钟被驱动到低状态和之前关闭的VCO和晶体振荡器保持。电源
延迟保证是小于3ms的。下延迟的功率是小于3 CPUCLK周期。 PCI_STOP ＃和
CPU_STOP ＃是在断电的操作不在乎信号。
注意事项：
1.所有定时是参照内部CPUCLK （定义为ICS9248设备的内侧）。
2. PD ＃是一个异步输入和亚稳条件可能存在。这个信号的ICS9248内是同步的。
3.对VCO和水晶信号的阴影部分表示正在产生积极的时钟。
5
QQ：2880707522 复制
