集成
电路
系统公司
ICS9248-114
AMD - K7 系统时钟芯片
推荐应用：
VIA K7芯片组的风格
输出特点：
1 - 差分对漏极开路CPU时钟
1 - 单端漏极开路CPU时钟
13 - SDRAM的3.3V @
6 - PCI @ 3.3V ，
1 - 为48MHz ， 3.3V @定。
1 - 24 / 48MHz的@ 3.3V
2 - REF @ 3.3V ， 14.318MHz 。
产品特点：
高达155MHz的频率支持
支持电源管理： CPU停止和断电
从I模式
2
C语言编程。
扩频的EMI控制（ 0 -0.5 ％下调
传播， ±0.25 ％传播中心） 。
使用外部14.318MHz晶振
歪斜规格：
CPUT - CPUC ： <200ps
PCI - PCI ： <500ps
CPU - PCI ： <500ps
引脚配置
VDD1
REF0/CPU_STOP#*
GND
X1
X2
VDD2
* MODE / PCICLK_F
*FS3/PCICLK0
GND
*SEL24_48#/PCICLK1
PCICLK2
PCICLK3
PCICLK4
VDD2
BUFFER IN
GND
SDRAM11
SDRAM10
VDD3
SDRAM9
SDRAM8
GND
SDATA
SCLK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
REF1/FS2*
GND
CPUCLKT1
GND
CPUCLKC0
CPUCLKT0
VDDL
PD ＃ *
SDRAM_out
GND
SDRAM0
SDRAM1
VDD3
SDRAM2
SDRAM3
GND
SDRAM4
SDRAM5
VDD3
SDRAM6
SDRAM7
VDD4
48MHz/FS0*
24/48MHz/FS1*
48引脚SSOP 300MIL
*的120K内部上拉电阻连接到VDD
框图
PLL2
/2
X1
X2
XTAL
OSC
PLL1
传播
SPECTRUM
48MHz
24_48MHz
的功能
FS3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
FS2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
FS1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
中央处理器
（兆赫）
124.00
75.00
83.30
66.80
103.00
112.00
133.30
100.00
120.00
115.00
110.00
105.00
140.00
150.00
124.00
133.30
PCICLK
（兆赫）
41.33
37.50
41.65
33.40
34.33
37.33
44.43
33.33
40.00
38.33
36.67
35.00
35.00
37.50
31.00
33.33
REF（ 1：0 ）
中央处理器
Divder
停止
CPUCLKC0
CPUCLKT （1： 0）
SEL24_48#
SDATA
SCLK
FS（ 3：0 ）
PD ＃
CPU_STOP ＃
BUFFER IN
控制
逻辑
CONFIG 。
注册。
PCI
Divder
PCICLK （4 ：0）
PCICLK_F
SDRAM
司机
SDRAM（ 11 ：0）
SDRAM_out
9248-114 C版本01年1月24日
第三方的品牌和名称均为其各自所有者的财产。
ICS保留随时修改中确定的设备数据的权利
本出版物，恕不另行通知。 ICS建议其客户
获取所有设备数据的最新版本，以确认任何
信息正在依靠由客户是最新和准确。
ICS9248-114
ICS9248-114
引脚说明
引脚数
1
2
CPU_STOP ＃
1, 2
3,9,16,22,
33,39,45, 47
4
5
6,14
7
模式
1, 2
8
10
13, 12, 11
15
17, 18, 20, 21,
28, 29, 31, 32,
34, 35,37,38
19,30,36
23
24
25
26
27
40
41
42
46, 43
44
48
FS 3
1, 2
PCICLK0
SEL24_48#
1, 2
PCICLK1
PCICLK （ 4：2）
BUFFER IN
SDRAM（ 11 ：0）
VDD3
SDATA
SCLK
24_48MHz
F S1
1, 2
48MHz
FS 0
1, 2
VDD4
SDRAM_out
PD ＃
1, 2
VDD
CPUCLKT （1： 0）
CPUCLKC0
REF1
FS2
1, 2
IN
IN
OUT
IN
OUT
OUT
IN
OUT
PWR
IN
IN
OUT
IN
OUT
IN
PWR
OUT
IN
PWR
OUT
OUT
OUT
IN
GND
X1
X2
VDD2
PCICLK_F
IN
PWR
IN
OUT
PWR
OUT
P I N NA M E
VDD1
REF0
TYPE
PWR
OUT
描述
参考文献， XTAL电源，标称3.3V
14.318 MHz参考clock.This REF输出越强
缓冲区ISA总线的负载
这种异步输入暂停CPUCLKT ， CPUCLKC & SDRAM在
逻辑"0"级驱动为低电平时。
地
晶振输入，具有内部装载帽（ 36pF ）和反馈
从X2电阻
晶振输出，标称14.318MHz 。有内部负荷
帽（ 36pF ）
供应PCICLK_F和PCICLK ，标称3.3V
自由运行PCI时钟不会影响PCI_STOP ＃电源
管理。
第2脚的功能选择引脚， 1 =桌面模式， 0 =移动模式。
锁存输入。
频率选择引脚。锁存输入。内部下拉至GND
PCI时钟输出
逻辑输入选择24或48MHz的引脚25输出
PCI时钟输出。
PCI时钟输出。
输入扇出缓冲器的SDRAM输出。
SDRAM时钟输出，扇出缓冲器从缓冲器输出IN引脚
（由芯片组控制）。
供应SDRAM标称3.3V 。
因为我的数据输入
2
C串行输入， 5V容限输入
我的时钟输入
2
C输入， 5V容限输入
的24MHz / 48MHz的时钟输出
频率选择引脚。锁存输入。
48MHz的输出时钟
频率选择引脚。锁存输入
功率为24 & 48MHz的输出缓冲器和固定PLL内核。
参考时钟SDRAM零延迟缓冲器
关断芯片，低电平有效
供应3.3V核心
"True"时钟的差分对CPU输出。这些漏极开路
输出需要一个外部1.5V上拉。
"Complementory"时钟的差分对CPU输出。这些
漏极开路输出，需要一个外部1.5V上拉。
14.318 MHz参考时钟。
频率选择引脚。锁存输入
注意事项：
1： 120K内部上拉电阻到3.3V的输入指示
2 ：双向输入/输出管脚，输入逻辑电平被锁存于内部上电复位。用规格为10Mohm电阻
程序逻辑嗨到VDD或GND为逻辑低电平。
第三方的品牌和名称均为其各自所有者的财产。
2
ICS9248-114
概述
该
ICS9248-114
是一个主时钟合成器芯片采用VIA芯片组的风格AMD - K7的系统。这提供了所有的时钟
需要这样的系统。
扩频可以通过我启用
2
C语言编程。扩频通常会降低系统的电磁干扰8分贝至10dB 。
这简化了EMI认证，而不诉诸板设计迭代或昂贵的屏蔽。该ICS9248-114
采用专有的闭环设计，它严格控制工艺及温度扩频过的百分比
的变化。
串行编程我
2
C接口允许转变职能，停止时钟编程和频率选择。
模式引脚 - 电源管理控制输入
模式下，引脚7
（锁存输入）
0
1
销2
CPU_STOP ＃
（输入）
REF0
（输出）
第三方的品牌和名称均为其各自所有者的财产。
3
ICS9248-114
串行配置命令位图
字节0 ：功能和频率选择寄存器（默认值= 0 ）
位
第2位，
位7：4
第3位
第1位
位0
描述
CPUCLK
PCICLK
位（2,7 ， 6,5 ，4）
（兆赫）
（兆赫）
0
0
0
0
0
124.00
41.33
0
0
0
0
1
75.00
37.50
0
0
0
1
0
83.30
41.65
0
0
0
1
1
66.80
33.40
0
0
1
0
0
103.00
34.33
0
0
1
0
1
112.00
37.33
0
0
1
1
0
133.30
44.43
0
0
1
1
1
100.00
33.33
0
1
0
0
0
120.00
40.00
0
1
0
0
1
115.00
38.33
0
1
0
1
0
110.00
36.67
0
1
0
1
1
105.00
35.00
0
1
1
0
0
140.00
35.00
0
1
1
0
1
150.00
37.50
0
1
1
1
0
124.00
31.00
0
1
1
1
1
133.30
33.33
1
0
0
0
0
90.00
30.00
1
0
0
0
1
92.50
30.83
1
0
0
1
0
95.00
31.67
1
0
0
1
1
97.50
32.50
1
0
1
0
0
101.50
33.83
1
0
1
0
1
127.00
42.33
1
0
1
1
0
136.50
34.13
1
0
1
1
1
100.00
33.33
1
1
0
0
0
120.00
40.00
1
1
0
0
1
117.50
39.17
1
1
0
1
0
122.00
40.67
1
1
0
1
1
107.50
35.83
1
1
1
0
0
145.00
36.25
1
1
1
0
1
155.00
38.75
1
1
1
1
0
130.00
32.50
1
1
1
1
1
133.30
33.32
0 - 频率选择由硬件选择，输入锁存
1 - 频率选择位2,7 ： 4
0 - 正常
1 - 扩频启用
0 - 运行
1三态输出全部
PWD
传播
PRECENTAGE
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
-0.5 ％向下蔓延
-0.5 ％向下蔓延
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
± 0.25 ％传播中心
-0.5 ％向下蔓延
00100
Note1
0
1
0
注1 ：
默认上电时，将成为被锁定的逻辑输入来定义的频率，所显示的位3 。
在我
2
上电默认了C回读可能表明在第2位，7个生产ID ：如图4 。
第三方的品牌和名称均为其各自所有者的财产。
4
QQ：2881677436 复制
