集成
电路
系统公司
ICS9179B-01
低偏移缓冲器
概述
该
ICS9179B-01
生成所需的SDRAM时钟缓冲器
用于高速RISC或CISC微处理器的系统，如
英特尔PentiumPro或Pentium II 。输出使能设置
可测试性。
该装置是具有低输出至输出偏斜的缓冲器。这是
一个扇出缓冲装置，不使用内部PLL 。此缓冲区
也可以是一个反馈到外部PLL阶段相
同步到一个主时钟。
个别时钟输出寻址通过I
2
C到
启用或停止的状态为低的EMI降低时
不需要的线路。
特点
高转速，低噪音的非反相（ 0:17 ）缓冲液
SDRAM的时钟缓冲器应用。
最多支持四个SDRAM DIMM的
同步时钟歪斜匹配到250 ps的窗口
SDRAM 。
I
2
串行配置接口，允许个人
时钟被停止。
多VDD ， VSS引脚降噪
三态引脚用于测试
可自定义CON连接gurations
3.0V ？ 3.7V电源电压范围
48引脚SSOP封装
框图
引脚配置
48引脚SSOP
PentiumPro是Intel Corporation的注册商标
I
2
C是飞利浦公司的商标
9179B - 01版本C 98年5月18日
ICS保留随时修改在本标识的设备数据的权利
出版，恕不另行通知。 ICS建议客户获取最新的
版本的所有设备数据，以验证任何信息所依赖的
客户是当前和准确。
ICS9179B-01
引脚说明
引脚数
4, 5, 8, 9
13, 14, 17, 18
31, 32, 35, 36
40, 41, 44, 45
21, 28
11
38
24
25
3, 7, 12, 16, 20,
29, 33, 37, 42, 46
6, 10, 15, 19, 22,
27, 30, 34, 39, 43
23
26
1, 2, 47, 48
引脚名称
SDRAM（ 0 ：3）
SDRAM （ 4 ： 7 ）
SDRAM （ 8:11 ）
SDRAM （ 12点15分）
SDRAM （ 16:17 ）
BUF_IN
OE
SDATA
SCLK
TYPE
OUT
OUT
OUT
OUT
OUT
IN
IN
I / O
I / O
描述
SDRAM字节0的时钟输出
1
SDRAM字节1时钟输出
1
SDRAM字节2时钟输出
1
SDRAM字节3时钟输出
1
SDRAM时钟输出可用的反馈。
1
输入缓冲器
三态输出的所有时保持低电平。具有内部上拉。
2
数据引脚用于I
2
电路
3
时钟引脚用于I
2
电路
3
VDD
GND
VDDS
GNDS
N / C
PWR
PWR
PWR
PWR
-
对于SDRAM缓冲3.3V电源
地面SDRAM缓冲区
因为我3.3V电源
2
电路
地上的我
2
电路
引脚没有内部连接
注意事项：
1.
上电时所有18 SDRAM输出使能和活跃。
2.
OE拥有100K欧姆内部上拉电阻，以保持所有输出活跃。
3.
在SDATA和SCLK输入两个也有内部上拉电阻， 100K以上的欧姆值，以及对
完整的平台灵活性。
电源组
VDD =电源的SDRAM缓冲区
VDDS =电源为我
2
电路
地面组
GND =接地SDRAM缓冲区
GNDS =地面，因为我
2
电路
2
ICS9179B-01
技术引脚功能描述
VDD
这是在电源的内部核心逻辑
装置以及时钟输出缓冲器的SDRAM （ 0时17分） 。
此引脚工作在3.3V电压。从列出的时钟缓冲器
它提供将有来自地面的电压摆幅，这
的水平。对于实际的保证高和低电压电平
为时钟，详情请咨询直流参数表中此
数据表。
GND
这是电源接地（或负）的返回
脚为内部核心逻辑，所有的输出缓冲器。
SDRAM （ 0:17 ）
这些输出时钟被使用来驱动动态RAM ?? s和
是CPU时钟的低偏移副本。的电压摆幅
SDRAM的？的输出由电源电压控制的
被施加到该装置的VDD时，为3.3伏。
I
2
C
在SDATA和SCLOCK输入是用编程
装置。时钟发生器是在从机接收器
I
2
C协议。这将允许回读寄存器。看
配置映射寄存器的功能。在我
2
C
规范飞利浦I
2
外设数据手册（ 1996年）
应遵循。
BUF_IN
输入扇出缓冲器（ SDRAM 0:17 ） 。
OE
OE三态输出都保持为低电平时。
VDDS
这是电源到我
2
电路。
GNDS
这是在地面到我
2
电路。
3
ICS9179B-01
一般我
2
C串行接口信息
A.
对于时钟发生器由一个I处理
2
C控制器，下面的地址必须被作为一个启动序列，
一个确认每个字节之间的位。
时钟发生器
地址（7位）
+8位虚设
命令代码
+8位虚设
字节数
A（ 6 ： 0 ） & R / W ＃
D2
(H)
B.
确认
确认
确认
然后字节0 ， 1，2，等中
步骤直到停止。
时钟发生器是一个从/接收器I
2
C分量。它可以"read回" （在飞利浦公司的I
2
C协议）中存储的数据
锁存器进行验证。 （集R / W ＃ 1以上） 。有没有支持的字节数，所以它不符合英特尔SMB
PIIX4协议。
时钟发生器
地址（7位）
A（ 6 ： 0 ） & R / W ＃
D3
(H)
C.
D.
E.
F.
确认
BYTE 0
确认
1个字节
确认
字节0，1， 2 ，等等的顺序，直到停止。
由该时钟发生器所支持的数据传输速率为100K比特/秒（标准模式）
该输入工作电压为3.3V的逻辑电平。
该数据字节的格式是8位字节。
为了简化该时钟发生器我
2
C接口，协议设置为使用来自控制器的唯一块写操作。字节
必须按顺序访问，从最低到最高字节与停止后的任何完整的字节有能力
被转移。上面显示的命令代码和字节数必须发送，但数据被忽略了这两个
字节。数据被加载到停止顺序发出。
在掉电模式（ PWR_DWN ＃低）时， SDATA和SCLK引脚三态和内部数据锁存器
保持所有先前的编程信息。
在上电时，所有寄存器被设置为一个默认状态。字节0到2默认为1（已启用输出状态） 。
G
.
H.
串行配置命令位图
字节0 ： SDRAM时钟寄存器
位
Bit7
Bit6
Bit5
Bit4
针＃
18
17
14
13
9
8
5
4
PWD
1
1
1
1
1
1
1
1
描述
SDRAM7 （ ACT / INACT ）
SDRAM6 （ ACT / INACT ）
SDRAM5 （ ACT / INACT ）
SDRAM4 （ ACT / INACT ）
SDRAM3 （ ACT / INACT ）
SDRAM2 （ ACT / INACT ）
SDRAM1 （ ACT / INACT ）
SDRAM0 （ ACT / INACT ）
Bit3
Bit2
Bit1
Bit0
注意事项：
1 =启用;保持为低电平0 =禁用，输出
注意：
PWD =上电缺省
4
ICS9179B-01
的功能
OE ＃
0
1
SDRAM（ 0 ：3）
高阻
1个BUF_IN
SDRAM （ 4 ： 7 ）
高阻
1个BUF_IN
SDRAM （ 8:11 ）
高阻
1个BUF_IN
SDRAM （ 12点15分）
高阻
1个BUF_IN
SDRAM （ 16:17 ）
高阻
1个BUF_IN
字节1 ： SDRAM时钟寄存器
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
45
44
41
40
36
35
32
31
PWD
1
1
1
1
1
1
1
1
描述
SDRAM15 （ ACT / INACT ）
SDRAM14 （ ACT / INACT ）
SDRAM13 （ ACT / INACT ）
SDRAM12 （ ACT / INACT ）
SDRAM11 （ ACT / INACT ） ）
SDRAM10 （ ACT / INACT ）
SDRAM9 （ ACT / INACT ）
SDRAM8 （ ACT / INACT ） ）
字节2 ： PCICLK时钟寄存器
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
28
21
-
-
-
-
-
-
PWD
1
1
1
1
1
1
1
1
描述
SDRAM17 （ ACT / INACT ）
SDRAM16 （ ACT / INACT ）
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
注意事项：
1 =启用;保持为低电平0 =禁用，输出
注意事项：
1 =启用;保持为低电平0 =禁用，输出
注意：
PWD =上电缺省
ICS9179B -01电源管理
下面的值是目标规格的估计。
条件
没有时钟模式
（ BUF_IN - VDD1或GND ）
I
2
电路工作
66MHz的有源
（ BUF_IN = 66.66MHz ）
100MHz的有源
（ BUF_IN = 100.00MHz ）
最大3.3V电源消耗
最大离散帽负荷
VDD = 3.465V
所有的静态输入= VDD或GND
3mA
115mA
180mA
5
QQ：2880707522 复制
