集成
电路
系统公司
ICS9179-06
零延迟缓冲器
概述
该
ICS9179-06
产生所需的低偏移时钟缓冲器
用于高速RISC或CISC微处理器的系统,如
英特尔PentiumPro 。一输出使能提供可测试性。
该装置是具有低输出至输出偏斜的缓冲器。这是
零延迟缓冲器装置中,使用内部PLL 。此缓冲区
可以用于相位同步到一个主时钟。同
宽PLL环路带宽,这个缓冲区是兼容传播
从时钟发生器产品,如谱输入时钟
该ICS9148-27 。
个别时钟输出寻址通过I
2
C到会
启用或停在低状态,从而降低EMI时
不需要的线路。该设备默认的零延迟模式,
但可以与我被编程
2
下可选择延迟-2.7 ,
2.0 , -0.7纳秒(标称目标值) 。
特点
零延迟缓冲器, 16路输出
最多支持四个SDRAM DIMM的
宽PLL环路带宽,使这部分理想
扩频应用。
歪斜的输入FB_IN ± 250PS默认情况下,可选择
歪斜-2.7 , +2.0 , -0.7ns的名义。
同步时钟歪斜匹配到250 ps的窗口
输出。
33至133MHz的输入或输出频率。
I
2
串行配置接口,允许个人
时钟被停止,或者可选择的延迟。
多VDD , VSS引脚降噪
转换速率1.5V / ns的成30pF的。
VDD = 3.3V ±5%, 0至70℃
所有输出( 0:15 )三态与OE低
( Fb_out分别保持运行) 。
48引脚SSOP封装
框图
引脚配置
的功能
OE #
0
1
产量
(0:15)
高阻
1 X输入
Fb_out分别
1 X输入
1 X输入
PentiumPro是Intel Corporation的注册商标
I
2
C是飞利浦公司的商标
9179-06 F版99年6月22日
48引脚SSOP
ICS保留随时修改中确定的设备数据的权利
本出版物,恕不另行通知。 ICS建议其客户
获取所有设备数据的最新版本,以确认任何
信息正在依靠由客户是最新和准确。
ICS9179-06
引脚说明
引脚数
2
5, 6, 9, 10
15, 16, 19, 20
29, 30, 33, 34
40, 41, 44, 45
12
13
24
25
37
3, 7, 11, 17, 21, 31,
35, 38, 42, 46
4, 8, 14, 18, 28, 32,
36, 39, 43, 47
22
23
26
27
1, 48
P I N NA M E
OE
输出( 0 : 3 )
输出( 4 : 7 )
OUTPUT ( 8:11 )
OUTPUT ( 12:15 )
输入
FB_IN
SDATA
SCLK
Fb_out分别
VDD
GND
VDDA
VDDS
GNDS
GNDA
N / C
TYPE
IN
OUT
OUT
OUT
OUT
IN
IN
I / O
I / O
OUT
PWR
PWR
PWR
PWR
PWR
PWR
-
描述
三态以外Fb_out分别所有输出时保持低电平。有内部
拉。
2
SDRAM字节0的时钟输出
1
SDRAM字节1时钟输出
1
SDRAM字节2时钟输出
1
SDRAM字节3时钟输出
1
输入参考时钟。
反馈输入。
D上T A P I N· R I
2
C C我R C U I吨R
3
C L C k的P I N· R I
2
C C我R C U I吨R
3
反馈输出输入FB_IN 。
3.3V电源的输出缓冲器
接地输出缓冲器
3.3V电源的模拟PLL阶段
因为我3.3V电源
2
电路
摹R 0加利D F R I
2
C C我R C U I吨R
地面模拟PLL阶段
引脚没有内部连接
注意事项:
1.
上电时所有16输出使能和活跃。
2.
OE拥有100K欧姆内部上拉电阻,以保持所有输出活跃。
3.
在SDATA和SCLK输入两个也有内部上拉电阻, 100K以上的欧姆值,以及对
完整的平台灵活性。
4.
I
2
字节0 ,位0 & 1用于选择延迟。在上电时的默认值*为0
5.
主题设计目标值的工程验证。
延迟选型表
4
电源组
VDD =电源的输出缓冲器
VDDS =电源为我
2
电路
VDDA =电源模拟PLL电路
输入
控制
字节0位1
0*
0
1
1
FB_IN
控制
字节0位0
0*
1
0
1
名义目标
5
延迟,输入到
FB_IN引脚。
0ns
-2.7ns
+2.0ns
-0.7ns
地面组
GND =接地电源输出缓冲区
GNDS =地供应我
2
电路
GNDA =地面电源模拟PLL电路
2
ICS9179-06
一般我
2
C串行接口信息
本节中的信息假定读者熟悉我
2
C语言编程。
欲了解更多信息,请联系ICS为我
2
C语言编程应用笔记。
如何写:
控制器(主机)发送一个起始位。
控制器(主机)发送写地址D2
(H)
ICS时钟将
应答
控制器(主机)发送一个哑命令代码
ICS时钟将
应答
控制器(主机)发送一个空字节计数
ICS时钟将
应答
控制器(主机)开始发送第一个字节(字节0)
经过5个字节
ICS时钟将
应答
每个字节
一次一个。
控制器(主机)发送一个停止位
如何阅读:
控制器(主机)将发送起始位。
的Controler (主机)发出读地址D3
(H)
ICS时钟将
应答
ICS时钟将发送
字节数
控制器(主机)确认
ICS时钟发送一个字节
(字节0)字节5
控制器(主机)需要确认每个字节
控制器(主机)将发送一个停止位
如何写:
控制器(主机)
开始位
地址
D2
(H)
假命令代码
ICS (从/接收器)
如何阅读:
控制器(主机)
开始位
地址
D3
(H)
ICS (从/接收器)
确认
确认
虚拟字节数
确认
字节数
确认
确认
BYTE 0
BYTE 0
确认
确认
1个字节
1个字节
确认
确认
2字节
2字节
确认
确认
BYTE 3
BYTE 3
确认
确认
4个字节
4个字节
确认
确认
BYTE 5
BYTE 5
确认
确认
停止位
停止位
注意事项:
1.
2.
3.
4.
5.
6.
在ICS时钟发生器是一个从/接收器,我
2
C分量。它可以回读存储在锁存器,用于验证的数据。
读回将支持英特尔PIIX4 "Block - Read"协议。
由该时钟发生器所支持的数据传输速率为100K位/秒或更小(标准模式)
该输入工作电压为3.3V的逻辑电平。
该数据字节的格式是8位字节。
为了简化该时钟发生器我
2
C接口,协议设置为只使用"Block - Writes"从控制器。该
字节必须按顺序访问,从最低到最高字节与停止后的任何完整的字节的能力
已被转移。上面显示的命令代码和字节数必须发送,但数据被忽略的那些
两个字节。数据被加载到停止顺序发出。
在上电时,所有寄存器被设置为一个默认状态,如图所示。
3
ICS9179-06
绝对最大额定值
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7.0 V
逻辑输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 GND -0.5 V到V
DD
+0.5 V
工作环境温度。 。 。 。 。 。 。 。 。 。 。 。 0 ° C至+ 70°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 ? 65 ° C至+ 150°C
超出上述上市
绝对最大额定值
可能对器件造成永久性损坏。这些评级
只有与设备,在这些或以上的任何其他条件的功能操作中所列出的规格压力
规范的业务部门是不是暗示。暴露在绝对最大额定值条件下工作
期间可能会影响产品的可靠性。
电气特性 - 输入&供应
T
A
= 0 - 70℃ ;电源电压V
DD
= 3.3V ±5 % (除非另有说明)
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
输入低电平电流
操作
电源电流
输出禁用
电源电流
输入频率
输入电容
1
符号
V
IH
V
IL
I
IH
I
IL1
I
IL2
I
DD
I
DD
F
i
C
IN
条件
民
2
V
SS
-0.3
-5
-60
典型值
V
IN
= V
DD
V
IN
= 0 V ;输入没有上拉电阻
V
IN
= 0 V ;输入上拉电阻
C
L
= 0 pF的; F
IN
@ 66M
C
L
= 0 pF的; F
IN
@ 100M
C
L
= 0 pF的; F
IN
@ 66M
C
L
= 0 pF的; F
IN
@ 100M
V
DD
= 3.3 V ;所有输出装
逻辑输入
-33
115
170
33
最大单位
V
DD
+0.3
V
0.8
V
5
uA
uA
uA
150
mA
180
mA
30
mA
30
mA
105
兆赫
5
pF
通过保证为设计,而不是100 %生产测试。
电气特性 - 输入&供应
T
A
= 0 - 70℃ ;电源电压V
DD
= 3.3V ±5 % (除非另有说明)
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
操作
电源电流
输入频率
输入电容
1
符号
V
IH
V
IL
I
IH
I
IL
I
IL
I
DD1
I
DD2
F
i 1
C
IN1
条件
民
2
V
SS
-0.3
-5
-60
典型值
V
IN
= V
DD
V
IN
= 0 V ;输入没有上拉电阻
V
IN
= 0 V ;输入, 100K上拉电阻
C
L
= 0 pF的; F
IN
@ 66M
C
L
= 0 pF的; F
IN
@ 100M
V
DD
= 3.3 V ;所有输出装
逻辑输入
-33
115
170
最大单位
V
DD
+0.3
V
0.8
V
5
uA
uA
uA
150
mA
180
mA
150
5
兆赫
pF
10
通过保证为设计,而不是100 %生产测试。
5