集成
电路
系统公司
ICS9169C-232
频率发生器奔腾？基于系统
概述
该
ICS9169C-232
是一种低成本的频率发生器
专为奔腾和奔腾Pro的设计基础
芯片组系统。集成缓存减少歪斜
并提供全部所需的时钟。一个14.318 MHz的XTAL
振荡器提供的参考时钟来产生标准
奔腾的频率。 CPU时钟逐步使
频率转换不违反的PLL时间
内部微处理器时钟乘法器。加高
68.5 MHz的频率设定可以睿频模式
在66.8兆赫的CPU 。该
ICS9169C-232
包含8个CPU
时钟， 6个PCI时钟， 1 REF位于48MHz和1个频率24MHz 。
是同步的（CPU / 2）或异步（32 MHz）的
PCI总线的操作可以通过锁定对数据进行选择
BSEL输入。
特点
强大的输出驱动器。
八个可选的CPU时钟工作在高达83.3 MHz的
频率选择包括68.5涡轮模式速度
兆赫
± 200ps的最大CPU抖动
六总线时钟支持同步或异步总线操作
250PS歪斜窗口CPU输出500PS歪斜窗口
总线输出
CPU时钟总线时钟歪斜1-4纳秒（ CPU初）
48 MHz时钟支持USB & 24 MHz的时钟FD 。
锁定在上电的频率选择逻辑输入
节约引脚作为输入/输出
集成缓冲器输出驱动高达30pF的负载
3.0V - 3.7V电源电压范围， CPU （ 1 ： 6 ），输出2.5V
（ 2.375 - 2.6V ） VDD选项
28引脚SOIC和SSOP封装
框图
引脚配置
28引脚SOIC和SSOP
的功能
3.3V±10%, 0-70
°
C
晶体（ X1，X2） = 14.31818 MHz的
添加RESS
SEL ECT
CP U（ 1 ： 8 ）
（兆赫）
BU S（ 1 ： 6 ），兆赫
为48MHz的24MHz
再F
FS2 FS1
0
0
0
1
1
0
0
1
1
0
0
0
1
1
1
1
FS0
0
1
0
1
0
1
0
1
50
60
66.8
75.9
55
75.9
83.3
68.5
BSEL = 1 BSEL = 0
25
30
33.4
32
27.5
37.5
41.7
34.25
32
32
32
32
32
32
32
32
48
48
48
48
48
48
48
48
24
24
24
24
24
24
24
24
REF
REF
REF
REF
REF
REF
REF
REF
VDD组：
VDD1 = X1，X2， REF / BSEL
VDD2 = CPU1-6
VDD3 = CPU7-8 & PLL内核
VDD4 = BUS1-6
VDD5 = 48/24 MHz的
锁存输入：
L1 = BSEL
L2 = FS0
L3 = FS1
L4 = FS2
Pentium是Intel Corporation的注册商标。
9169C-232RevB031897
ICS保留随时修改在本标识的设备数据的权利
出版，恕不另行通知。 ICS建议客户获取最新的
版本的所有设备数据，以验证任何信息所依赖的
客户是当前和准确。
ICS169C-232
引脚说明
PIN NUM BER
脚南ê
TYPE
描述
1
VDD1
PWR
功率控制逻辑和晶振电路和
14.318 M Hz的输出
XTAL或外部参考频率输入。该输入包括XTAL
负载电容和反馈偏置为12-16MHz晶体，名义上
14.31818M赫兹。外部晶体30pF的负载到地推荐
在VDD上电比2.0ms速度更快。
XTAL输出包括XTAL负载电容。外部晶振
到GND推荐10pF的负载为VDD电源比2.0ms快。
地用于控制逻辑。
处理器的时钟输出端分别是输入参考时钟的整数倍
如前表所示。
处理器的时钟输出端分别是输入参考时钟的整数倍
如前表所示。
倍频器选择引脚。见共用引脚编程说明
后面的数据表作进一步的解释。 350K *内部上拉。
电源为CPU （ 1 ： 6 ），只有时钟缓冲器。这VDD电源可以减少
到2.5V为CPU（ 1：6）的输出。
电源为CPU （ 7 ： 8 ）时钟缓冲器和内部PLL和核心逻辑。必须
是标称3.3V （ 3.0 3.7V ）
总线时钟输出端分别是输入参考时钟作为一个多
上表中所示。
电源总线时钟缓冲器BUS （ 1 6 ）
电源固定时钟缓冲器（ 48兆赫， 24兆赫）
固定的24 MHz时钟（假设14.31818 MHz的频率REF ） 。
固定的48 MHz时钟（假设14.31818 MHz的频率REF ） 。
固定14.31818 M Hz的时钟（假设为14.31818 MHz的频率REF ） 。
选择为同步或异步总线时钟运行。 350K *
内部上拉。
2
X1
IN
3
4,11,16,22
6,7,9,10,15
5,12,13
5,12,13
8
14
17,18,20,21,23, 24
19
25
26
27
28
X2
GND
CPU(2,3,4,5,8)
CPU1 ， CPU6 ，
CPU7
FS（ 0 ：2）
VDD2
VDD3
BUS（ 1：6）
VDD4
VDD5
24兆赫
48兆赫
REF
BSEL
OUT
PWR
OUT
OUT
IN
PWR
PWR
OUT
PWR
PWR
OUT
OUT
OUT
IN
*基于温度的内部上拉会有所不同，从350K到500K
2
ICS169C-232
共用引脚工作 -
输入/输出引脚
共用引脚操作 - 输入/输出，引脚5 ， 28 ， 12和
13上的
ICS9169C-232
作为双信号功能
该设备。在初始上电时，他们作为输入引脚。
逻辑电平（电压）是存在于这些引脚在
这个时间被读出并存储成一个4位的内部数据锁存器。
在上电复位结束后， （见AC特性
计时值） ，该装置改变操作的模式
这些引脚的输出功能。在这种模式下，销
产生规定的缓冲时钟的外部负载。
为了程序（负载）的内部配置寄存器
这些引脚，电阻器被连接到或者在VDD （逻辑
1 ）电源或GND （逻辑0 ）的电位。一
10千欧姆（ 10K ）电阻器被用于提供两个固体
在上电时所需的CMOS编程电压
编程周期和提供一个微不足道的负载
在随后的操作过程中输出时钟
期。
图。 1和2示出的推荐手段
实现此功能。在图的1的任一个
电阻加载到板（选择性填充）到
配置设备??公司的内部逻辑。图。 2a和2b提供
单个电阻负载选项，其中无论是焊锡点
标签或物理跳线报头可以被使用。
这些数字说明了最优的PCB物理布局
选项。这些配置电阻器是如此之大
欧姆值，它们不影响所述低阻抗
时钟信号。布局进行了优化，以提供
尽可能少的阻抗转变到时钟信号成为可能，
当它通过编程电阻盘（多个）传递。
测试模式操作
该
ICS9169C-232
包括生产试验验证
操作模式。这要求FS0和FS1的销
被编程为逻辑高和FS2销是
编程为逻辑低电平（请参阅共享引脚工作
部分） 。在这种模式下，设备将输出以下
频率。
针
频率
REF
48MHz
24MHz
的CPU （ 1：8）
BSEL=1
BUS（ 1：6）
BESEL = 0
REF
REF/2
REF/4
REF2
REF/4
REF/3
注意：
REF可以是晶体的连接的次数
设备X1and X2或，在一个装置的情况下间
被驱动由外部参考时钟，其频率
对器件的X1脚的基准（或测试）时钟。
图。 1
3
ICS169C-232
技术引脚功能描述
VDD1
这是电源向所述装置的内部逻辑
以及下面的时钟输出缓冲器：
A. REF时钟输出缓冲器
B.总线时钟输出缓冲器
C.固定时钟输出缓冲器
此销可在介于3.0和任何电压下工作
5.5伏。从列出的缓冲区，它提供时钟
将有来自地面的电压摆幅到这个水平。对于
这些实际保证高和低电压电平
时钟，请咨询交流参数表中该数据
表。
GND
这是电源接地返回引脚内部
该装置的逻辑以及接下来的时钟输出
缓冲区：
A. REF时钟输出缓冲器
B.总线时钟输出缓冲器
C. CPU时钟输出缓冲器
X1
该引脚提供两个功能之一。当该装置是
用晶体时， X 1作为输入引脚为
这源于离散晶体参考信号。
当该装置是由一个外部时钟信号，X驱动
是设备“输入引脚的参考时钟。该引脚
还实现了内部晶体负载电容的
被连接到地。见数据表的值
电容器。
X2
该引脚用于只有当设备使用水晶作为
参考频率源。在这种操作模式下，X2
是驱动（或的激励）的离散输出信号
水晶。该引脚还实现了内部晶体负载
电容器被连接到地。查看数据表
用于电容器的值。
的CPU （ 1：8）
该引脚为时钟输出驱动处理器和其他
需要的时钟这是在紧张的CPU相关电路
偏移公差与CPU时钟。的电压摆幅
这些时钟是由被施加到所述控制
VDD引脚的器件。看到在功能表
开始本数据手册的具体名单
这个频率的时钟工作在和选择代码
这是必要的，以产生这些频率。
BUS（ 1：6）
该引脚为时钟输出，旨在推动
系统插卡总线。这些电压摆幅
时钟是由被施加到所述供电控制
VDD引脚的器件。看到在功能表
开始本数据手册的具体名单
频率，这个时钟工作在与选择
所必需的代码，以产生这些频率。
FS0 ， FS1 ， FS2
这些引脚控制的时钟频率在CPU中，
CPUL ，总线，SDRAM AGP和IOAPIC管脚。见乐趣
在此数据表的开端列表族体的表
该时钟工作在该特定频率的和
该选择码所必需的生产这些
频率。设备读取这些引脚在上电和
存储该程序代码的选择在内部数据
锁存器。 （请参阅编程本数据手册的第
配置电路的建议。
BSEL
当该引脚为逻辑1时，将会把CPU的时钟
同步模式（在频率的一半运行
该参考） 。如果该引脚为逻辑0 ，这将是在异步
模式用于CPU的时钟，并在所述操作
预编程的定频速率。这是一个共用引脚
并且程序性的方式相同的频率选择
销。
VDD 2,3
这些电源引脚为CPU时钟缓冲器。
通过分离时钟电源引脚，每个组可以接收
适当的电源去耦和旁路必要
以减少EMI和各个信号之间的串扰。
VDD2可以降低到2.5V的VDD为高级处理器
时钟，这将带来的CPU （ 1:6）在0输出到2.5V输出
秋千。
48兆赫
这是一个固定频率的时钟，它通常用于
驾驶超级I / O外围设备的需求。
24兆赫
这是一个固定频率的时钟，它通常用于
驱动键盘控制器的时钟需要。
VDD4
该电源引脚提供的总线时钟缓冲器。
REF
这是一个运行在相同的固定频率时钟
频率作为输入参考时钟（典型14.31818
兆赫）是与通常用于驱动视频和ISA总线
要求。
VDD5
该电源引脚提供了48/24 MHz的时钟。
5
QQ：2880707522 复制
