集成
电路
系统公司
ICS9159-13
频率发生器和缓冲器集成奔腾？
该
ICS9159-13
产生所需的高所有的时钟
高速RISC或CISC微处理器的系统，如486 ，
奔腾， PowerPC的， ??等四种不同的参考频率
相乘的因素是外部可选光滑
频率转换。测试模式被设置以驱动所有
直接时钟。
高驱动BCLK输出提供通常大于
1V / ns的转换速率为30pF的负载。 PCLK输出提供
一般小于1V好/ ns的转换速率为20pF的负载，同时
保持50±5 ％的占空比。
概述
特点
产生多达六个处理器和6个总线时钟，加
两个参考时钟
同步时钟歪斜匹配250PS窗口
上个PCLK和500PS的BCLKs窗口
彼此同步的处理器和总线时钟
PCLK到BCLK歪斜窗口600 ps的最大
测试时钟模式简化了系统的设计
3.0V - 5.5V电源电压范围
28引脚SOIC封装
框图
销Cnfiguration
28引脚SOIC
的功能
OEN
1
1
1
1
0
FS1
0
0
1
1
X
FS0
0
1
0
1
X
PCLK
50MHz
66.6兆赫
60兆赫
TCLK/2
三态
BCLK
25 MHZ
33.3兆赫
30兆赫
TCLK/4
三态
REF
14.318兆赫
14.318兆赫
14.318兆赫
TCLK
三态
Pentium是Intel Corporation的注册商标。
PowerPC是摩托罗拉公司的商标。
9159-13 B版060497
ICS保留随时修改本出版物中所确定的设备数据的权利
恕不另行通知。 ICS建议其客户获得所有的最新版本
设备数据来验证由客户所依赖的信息是最新的
和准确。
ICS9159-13
引脚说明
引脚数
1, 8, 14, 20, 26
2
3
4, 11, 17, 23
6, 7, 9, 10,
24, 25
13, 12
15, 16, 18, 19,
21, 22
5
28, 27
引脚名称
VDD
X1
X2
GND
PCLK （0 ：3）的
FS（ 0：1 ）
BCLK （0： 5）
OEN
REF （0： 1）
TYPE
PWR
IN
OUT
PWR
OUT
IN
OUT
IN
OUT
描述
功率为逻辑， CPU和固定频率输出缓冲器。
XTAL或外部参考频率输入。该输入包括XTAL负载
电容和反馈偏置为12 - 16 MHz的晶振，名义上14.31818兆赫。
XTAL输出包括XTAL负载电容。
地面为逻辑， CPU和固定频率输出缓冲器。
处理器的时钟输出端分别是输入基准频率，作为一个多
在以上表格中所示。
倍频器选择引脚。请参见上表。这些输入具有内部上拉
设备。
总线时钟输出固定为1/2个PCLK频率。
OEN三态输出都低时。该输入具有内部上拉器件。
REF是晶体振荡器或参考输入时钟的缓冲副本，
名义上14.31818兆赫。
2
ICS9159-13
绝对最大额定值
电源电压.......................................................................................................... 7.0 V
逻辑................................................输入....................... GND ?? 0.5 V到V
DD
+0.5 V
工作环境温度............................................... .............. 0 ° C至+ 70°C
存储温度................................................ ........................... ？ 65 ° C至+ 150°C
注意，超出上述绝对最大额定值可能会导致器件永久性损坏。这些评级
只有应力的规格和装置的这些功能操作或高于任何其他条件列出
在规范的业务部门是不是暗示。暴露在绝对最大额定值条件下，
长时间可能会影响产品的可靠性。
在3.3V电气特性
V
DD
= 3.0 - 3.7 V，T
A
= 0 70
°
C除非另有说明
DC特性
参数
输入低电压
输入高电压
输入低电平电流
输入高电流
输出低电流
1
输出高电流
1
输出低电流
1
输出高电流
1
输出低电压
1
输出高电压
1
输出低电压
1
输出高电压
1
电源电流
符号
V
IL
V
IH
I
IL
I
IH
I
OL
I
OH
I
OL
I
OH
V
OL
V
OH
V
OL
V
OH
I
DD
V
IN
=0V
V
IN
=V
DD
V
OL
= 0.8V ;对于个PCLK & BCLKS
V
OL
= 2.0V ;对于个PCLK & BCLKS
V
OL
= 0.8V ;对于REF脉冲CLKs
V
OL
= 2.0V ;对于REF脉冲CLKs
I
OL
= 15毫安;对于个PCLK & BCLKS
I
OH
= -30mA ;对于个PCLK & BCLKS
I
OL
= 12.5毫安;对于REF脉冲CLKs
I
OH
= -20mA ;对于REF脉冲CLKs
@ 66.5兆赫;所有输出卸载
测试条件
民
-
0.7V
DD
-28.0
-5.0
30.0
-
25.0
-
-
2.4
-
2.4
-
典型值
-
-
-10.5
-
47.0
-66.0
38.0
-47.0
0.3
2.8
0.3
2.8
55
最大
0.2V
DD
-
-
5.0
-
-42.0
-
-30.0
0.4
-
0.4
-
110
单位
V
V
A
A
mA
mA
mA
mA
V
V
V
V
mA
注1 ：
参数由设计和特性保证。不是100 ％生产测试。
3
ICS9159-13
在3.3V电气特性
V
DD
= 3.1 ？ 3.7 V，T
A
= 0 70
°
C
AC特性
参数
上升时间
1
下降时间
1
上升时间
1
下降时间
1
占空比
1
抖动，一个西格玛
1
抖动，绝对
1
抖动，一个西格玛
1
抖动，绝对
1
输入频率
1
逻辑输入电容
1
晶体振荡器电容
1
上电时间
1
频率稳定时间
1
时钟歪斜窗口
1
时钟歪斜窗口
1
时钟歪斜窗口
1
符号
T
r1
T
f1
T
r2
T
f2
D
t
T
j1s1
T
jab1
T
j1s2
T
jab2
F
i
C
IN
C
INX
t
on
t
s
T
sk1
T
sk2
T
sk3
逻辑输入引脚
X1 ， X2引脚
从V
DD
= 1.6V至66.5兆赫1日穿越
V
DD
供应坡道< 40毫秒
从收购到<第一次渡
1 ％建立
PCLK到PCLK ;负载= 20pF的; @ 1.4V
BCLK到BCLK ;负载= 20pF的; @ 1.4V
PCLK到BCLK ;负载= 20pF的; @ 1.4V
测试条件
20pF的负载， 0.8 2.0V的PCLK & BCLK
20pF的负载， 2.0 0.8V PCLK & BCLK
20pF的负载， 20 ％至80％的PCLK & BCLK
20pF的负载，80％至20％的PCLK & BCLK
20pF的负载@ VOUT = 1.4V
PCLK & BCLK时钟;
负载= 20pF的， FOUT>25兆赫
PCLK & BCLK时钟;
负载= 20pF的， FOUT>25兆赫
REF CLK ;负载= 20pF的
REF CLK ;负载= 20pF的
民
-
-
-
-
45
-
-250
-
-5
12.0
-
-
-
-
-
-
-
典型值
0.9
0.8
1.5
1.4
50
50
-
1
2
14.318
5
18
2.5
2.0
150
300
400
最大
1.5
1.4
2.5
2.4
55
150
250
3
5
16.0
-
-
4.5
4.0
250
500
600
单位
ns
ns
ns
ns
%
ps
ps
%
%
兆赫
pF
pF
ms
ms
ps
ps
ps
注1 ：
参数由设计和特性保证。不是100 ％生产测试。
4
QQ：2880707522 复制
