集成
电路
系统公司
ICS9148-10
奔腾/临
TM
系统时钟芯片
概述
该
ICS9148-10
是一个时钟合成器芯片和奔腾
PentiumPro基于CPU的台式机/笔记本电脑系统将
提供所有必要的时钟定时。
其特点包括四个CPU和八个PCI时钟。三
参考输出可等于晶振频率。
此外，该设备满足奔腾电
稳定的要求，保证了CPU和PCI时钟
在上电后2毫秒内保持稳定。
PD ＃引脚使能低功耗模式通过停止晶体振荡
和PLL阶段。其他的电源管理功能包括
CPU_STOP ＃ ，这将停止CPU（ 0 ：3）的时钟，并PCI_STOP ＃
这将停止PCICLK （0： 6）的时钟。
高驱动输出CPUCLK通常提供大于1
V / ns的转换速率为20pF的负载。 PCICLK输出一般
提供更好的比1V / ns的转换速率为30pF的负载，同时
保持50±5 ％的占空比。该参考时钟输出
通常提供比0.5V更好/ ns的压摆率。
该
ICS9148-10
接受一个14.318MHz的参考晶体或
时钟作为输入，并可以运行在3.3V内核电源。
特点
产生的系统时钟为CPU， IOAPIC ， PCI ，再加上
14.314兆赫REF （ 0 ： 2 ） ，USB和超级I / O
支持单处理器或双处理器系统
支持扩频调制CPU & PCI
钟表，流传下来-1 ％
从CPU （早期）到PCI时钟偏移（连涨边缘
100 / 33.3MHz ） 1.5 4ns的
两个固定输出的48MHz的。
独立的2.5V和3.3V电源引脚
2.5V或3.3V输出： CPU ， IOAPIC
3.3V输出： PCI ，楼盘， 48MHz的
无电源顺序的要求
使用外部14.318MHz晶振，无需外部负载上限
需要对C
L
= 18pF之晶
48引脚300密耳SSOP
框图
引脚配置
48引脚SSOP
电源组
VDD =供应的PLL内核
VDD1 = REF （0： 2）中， X1，X2
VDD2 = PCICLK_F ， PCICLK （0： 6）
VDD3 = 48MHz0 ， 48MHz1
VDDL1 = IOAPIC （0： 1）
VDDL2 = CPUCLK （0 ：3）的
9148-10版D 99年9月27日
地面组
GND =接地PLL内核
GND1 = REF （0： 2）中， X1，X2
GND2 = PCICLK_F ， PCICLK （0： 6）
GND3 = 48MHz0 ， 48MHz1
GNDL1 = IOAPIC （0： 1）
GNDL2 = CPUCLK （0 ：3）的
Pentium是英特尔公司的注册商标。
ICS保留随时修改在本标识的设备数据的权利
出版，恕不另行通知。 ICS建议客户获取最新的
版本的所有设备数据，以验证任何信息所依赖的
客户是当前和准确。
ICS9148-10
引脚说明
引脚数
1, 2, 47
3
4
5
6, 12, 18
7
8, 10, 11, 13, 14, 16, 17
9, 15
19, 33
20, 32
21
22, 23
24
25
26, 27
28
29
30
31
37, 41
34, 38
35, 36, 39, 40
42
43
44, 45
46
48
引脚名称
REF （0： 2）
GND1
X1
X2
GND2
PCICLK_F
PCICLK （0： 6）
VDD2
VDD
GND
VDD3
48MHz的（0： 1）
GND3
SEL100/66.6#
FS（ 0：1 ）
SPREAD ＃
PD ＃
CPU_STOP ＃
PCI_STOP ＃
VDDL2
GNDL2
CPUCLK （3 ：0）
N / C
GNDL1
IOAPIC （0： 1）
VDDL1
VDD1
TYPE
OU牛逼
PWR
IN
OU牛逼
PW
OUT
OUT
PWR
PWR
PWR
PW
OUT
PW
IN
IN
IN
IN
IN
IN
PWR
PWR
OUT
-
PW
OUT
PWR
PWR
描述
14.318MHz时钟输出
地面REF输出
XTAL_IN 14.318MHz晶振输入，内部有33pF的负载
帽和反馈电阻从X2
XTAL_OUT水晶输出，具有内部负荷上限33pF的
地面PCI输出
自由运行PCI输出
PCI时钟输出。 TTL兼容3.3V
电源PCICLK输出，标称3.3V
隔离电源的核心，标称3.3V
核心隔离接地
功率输出为48MHz ，标称3.3V
48MHz的输出
地面48MHz的输出
启用的100MHz或66.6MHz频率范围内选择引脚
H = 100MHz时， L = 66.6MHz频率范围内（ PCI总是同步的33.3MHz ）
频率选择引脚
使扩频功能低的时候
关断芯片，低电平有效
停止CPU时钟的逻辑"0"水平低时，
停止PCI总线的逻辑"0"水平低时，
电源为CPU输出，标称2.5V
地面CPU输出。
CPU和主机时钟输出2.5V @
没有内部连接
地面IOAPIC输出
IOAPIC输出（ 14.318MHz ） @ 2.5V
电源IOAPIC输出，标称2.5V
供应REF （ 0 ： 2 ） ， X1，X2 ，标称3.3V
选择功能
的功能
三态
TESTMODE
扩频
CP ü
嗨 - z
TCLK/2
1
调制的
2
PCI ，
REF
IOAPIC
PCI_F
嗨 - z
嗨 - z
嗨 - z
TCLK/6
1
TCLK
1
TCLK
1
调制的
2
14.318MHz 14.318MHz
48兆赫
选择
嗨 - z
TCLK/2
1
48.0MHz
SEL六十六分之百＃
0
0
0
0
1
1
1
1
FS1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
功能
三州
59.7
3
74.6
3
主动66.6MHz频率范围内的CPU ， PCI 33.3
测试模式
133.3
3
82.9
3
有源100MHz的CPU ， PCI 33.3
注意事项：
1. TCLK是一个测试时钟驱动的X1 （晶体
针）在测试模式下输入。
2. -1 ％调制下从选定的传播
频率。
3.性能不能保证
2
ICS9148-10
技术引脚功能描述
VDD(1,2,3)
这是在电源的内部核心逻辑
装置以及时钟输出缓冲器REF （0 ：2），
PCICLK_F ， PCICLK （0 ：6）， 48MHz0 ， 48MHz1 。
此引脚工作在3.3V电压。从列出的时钟缓冲器
它提供将有来自地面的电压摆幅，这
的水平。对于实际的保证高和低电压电平
为时钟，详情请咨询直流参数表中此
数据表。
VDDL1,2
这是为CPUCLK的电源（ 0 ：3）和IOAPIC
输出缓冲器。这些输出的电压电平可以是
2.5 3.3volts 。从缓冲区时钟，每个供应将
有来自地面的电压摆幅到这个水平。对于实际
保证高低压电平这些时钟的，
请参阅本数据手册中所述的直流参数表。
GND （1,2,3）
这是在地面的装置的内部核心逻辑
以及时钟输出缓冲器REF （0 ：2）， PCICLK_F ，
PCICLK （0 ：6）， 48MHz的0 ， 48MHz1 。
GNDL （1,2）
这是在地面为CPUCLK的（0： 3）和IOAPIC输出
缓冲区。
X1
该输入引脚提供两个功能之一。当该装置
用于与一个晶体，X 1作为输入引脚为
这源于离散晶体参考信号。当
该装置是由一个外部时钟信号驱动时， X1为
器件输入引脚的参考时钟。该引脚还
实现了内部晶体负载电容是
连接到地。随着33pF的标称值不
外部负载帽时需要一个C
L
= 17 18pF之结晶。
X2
该输出引脚用于只有当设备使用水晶
作为基准频率源。在这种操作模式下，
X2是推动（或的激励）的离散输出信号
水晶。 X2引脚也将实施内部晶体
负载电容名义上33pF的。
CPUCLK （0 ：3）的
这些输出引脚的时钟输出驱动处理器
和其它CPU相关电路需要时钟它们是
在狭小的偏差容忍度与CPU时钟。电压
这些时钟的摆动是由电压电平控制
施加于器件的VDDL2销。请参阅功能
表中为特定频率的可用的列表
这些时钟和选择代码生成它们。
48MHz的（0： 1）
这是通常所采用的固定频率的时钟输出
驾驶超级I / O设备。输出0和1被定义为
48MHz.
IOAPIC （0： 1）
这个输出是一个运行在固定频率输出时钟
参考输入（通常14.31818MHz ） 。其电压
水平摆动是由VDDL1控制，可在2.5或操作
3.3volts.
REF （0： 2）
在REF输出是固定的，在运行频率时钟
相同的频率的输入参考时钟X1或所述
水晶（通常为14.31818MHz ）连接跨X1和X2 。
PCICLK_F
该输出等于PCICLK （ 0 ： 6），是独立运行，
并且不会被PCI_STOP ＃停止。
PCICLK （0： 6）
这些输出时钟产生所有的PCI时序要求
对于奔腾/ Pro的基础系统。它们符合当前
PCI规范。它们运行在33.3兆赫。
选择100 / 66.6MHz频率范围内＃
该输入引脚控制时钟的频率
CPUCLK ， PCICLK和SDRAM输出引脚。如果?? 1逻辑？
值出现在该引脚， 100MHz的时钟将被选中。
如果一个逻辑?? 0 ??被使用时， 66.6MHz频率范围内的频率将被选中。
在PCI时钟被复用为33.3MHz两种选择
个案。 PCI是同步于PCI的上升沿到
CPU （早期的歪斜制作CPU ）的上升沿。
PWR_DWN ＃
这是用于功率异步低电平有效的输入引脚
断器件进入低功耗状态，通过不拆卸
电源。内部时钟被禁止和VCO
和晶都停了下来。断电也将会把所有的
该输出状态为低，在它们的当前循环结束。
关机的等待时间不会超过3毫秒。
CPU_STOP ＃
这是用来停止同步活跃的低输入引脚
CPUCLK时钟处于低电平状态。所有其他时钟
包括SDRAM时钟将继续，而这种运行
功能。该CPUCLK ？的将有一个开启
中的至少3个CPU时钟周期的延迟。
PCI_STOP ＃
这是用来停止同步活跃的低输入引脚
PCICLK时钟处于低电平状态。也不会影响
PCICLK_F也没有任何其他的输出。
3
ICS9148-10
电源管理
时钟使能配置
P U _ s到 -
P#
P W R _ DW N -
#
其他
钟，
ê楼
我OA P I C S，
48兆赫0
48 MHz的1
停止
运行
运行
运行
运行
P C I _ S到P＃
CPUCLK
PCICLK
水晶
压控振荡器
X
0
0
1
1
X
0
1
0
1
0
1
1
1
1
L嗷嗷
低
低
100/66.6MH-
z
100/66.6MH-
z
L嗷嗷
低
33.3兆赫
低
33.3兆赫
FF
运行
运行
运行
运行
FF
运行
运行
运行
运行
完整的时钟周期时序，保证在任何时候都经过了系统初始加电时除了注意的地方。在电源
和使用的PD ＃选择引脚掉电操作不会导致一个更短或更长的脉冲的时钟比的
运行的时钟。所述第一时钟脉冲出来的一个停止的时钟条件可能由于时钟网络会稍微变形
充电电路。电路板布线和信号加载可能对初始时钟失真也有很大影响。
ICS9148-10电源管理要求
信号
P U _ S到P＃
P C I _ S到P＃
PD ＃
信号状态
0（禁用）
2
1 （启用）
1
0（禁用）
2
1 （启用）
1
1（正常操作）
3
0 （断电）
4
L的T E CY
免费的上升沿号
运行PCICLK
1
1
1
1
3ms
2max
注。
1.时钟的延迟时间是从时钟使能变为有效时的第一个有效时钟散发出来的设备的定义。
2.时钟关闭延时是指从当时钟使能变为无效时的最后一个时钟被拉低了设备的定义。
3，上电延时是当PD ＃变为无效（高）当第一个有效时钟是由设备输出。
4.断电控制了时钟计数适用于CPUCLK ，只有PCICLK 。
在REF和IOAPIC将停止独立于这些。
4
ICS9148-10
CPU_STOP ＃时序图
CPUSTOP ＃是一个台异步输入到时钟合成器。它是用来关闭CPUCLKs为低功耗操作。
CPU_STOP ＃是由同步
ICS9148-10.
最小的CPUCLK启用（ CPU_STOP ＃高脉冲）是100
CPUCLKs 。所有其它时钟会继续运行，而CPUCLKs被禁用。该CPUCLKs将始终在低停止
态，并开始在该保证了高脉冲宽度的方式是一个完整的脉冲。 CPUCLK上延迟小于4 CPUCLKs
和CPUCLK断延迟小于4 CPUCLKs 。
注意事项：
1.所有定时是参照内部CPUCLK 。
2. CPU_STOP ＃是一个异步输入和亚稳条件可能存在。
这个信号被同步到里面的CPUCLKs
ICS9148-10.
3.所有其他时钟继续运行不受干扰。
4. PD ＃和PCI_STOP ＃显示在高（真）的状态。
PCI_STOP ＃时序图
PCI_STOP ＃是一个异步输入到
ICS9148-10.
它是用来关闭PCICLK （0 ：6）的时钟为低功耗操作。
PCI_STOP ＃是由同步
ICS9148-10
在内部。最小的PCICLK （ 0 ： 6 ）时钟启用（ PCI_STOP ＃
高脉冲）为至少10 PCICLK （0： 6）的时钟。 PCICLK （0： 6）的时钟都停止在低电平状态，并开始与一个完整的高脉冲
宽度保证。 PCICLK （ 0 ： 6 ）的时钟上的延迟周期只有一个上升PCICLK 。时钟关闭延时是PCICLK时钟。
注意事项：
1.所有定时是参照内部CPUCLK （定义为ICS9148装置内）。
2. PCI_STOP ＃是一个异步输入，和亚稳条件可能存在。需要这个信号进行同步
里面的ICS9148-10 。
3.所有其他时钟继续运行不受干扰。
4. PD ＃和CPU_STOP ＃显示在高（真）的状态。
5
QQ：2881677436 复制
