集成
电路
系统公司
ICS9148-03
频率发生器&集成缓冲器奔腾/专业版
TM
该
ICS9148-03
产生所需的高所有的时钟
高速RISC或CISC微处理器的系统，如英特尔
PentiumPro或Cyrix的。八种不同的参考频率
相乘的因素是外部可选光滑
频率转换。
其特点包括四个CPU ， 7个PCI和十二SDRAM
时钟。两个参考输出可以等于
晶振频率。再加上IOAPIC输出动力通过
VDDL1 。一个48兆赫的USB接口，和一个24 MHz的时钟
超级IO 。扩频建 - ± 1.5 ％调制
减少EMI 。上升时间调整为VDD电压为3.3V或
2.5V CPU 。此外，该设备满足奔腾
电稳定化，它要求的CPU和PCI
时钟是上电后2毫秒内保持稳定。它不是
推荐使用I / O双功能引脚的插槽
（ ISA ， PCI ， CPU ， DIMM ） 。卡上的添加可能有一个上拉
或拉了下来。
高驱动PCICLK和SDRAM输出通常提供
大于1 V / ns的转换速率为30pF的负载。 CPUCLK
输出通常提供比1V / ns的转换速率为
在保持50±5 ％的占空比20pF的负载。在REF
而24和48 MHz的时钟输出通常提供更好的
比0.5V / ns的压摆率。
概述
特点
3.3V输出： SDRAM ， PCI ，楼盘， 48 / 24MHz的。
2.5V或3.3V输出： CPU ， IOAPIC
20欧姆的CPU时钟输出阻抗
20欧姆的PCI时钟输出阻抗
从CPU （早期）倾斜，以PCI时钟 - 1至4纳秒，
中心2.6纳秒。
对于C无外部负载上限
L
= 18pF之晶
± 250 ps的CPU ， PCI时钟偏移
400PS （循环周期） CPU抖动
2ms的上电时钟稳定时间。
时钟占空比45-55 ％ 。
48引脚300密耳SSOP封装
工作电压为3.3V ， 5V容限输入。
引脚配置
框图
中*内部上拉电阻
240K至3.3V的输入指示
**内部下拉至GND
48引脚SSOP
电源组
VDD1 = REF （ 0 ： 1 ） ， XTAL ， 24MHz的， 48MHz的
VDD2 = PCICLK_F ， PCICLK （0： 5）
VDD3 = SDRAM （ 0:11 ） ，供应PLL内核，
的24MHz ， 48MHz的
VDDL1 = IOAPIC
VDDL2 = CPU （0 ：3）的
9148-03版本A 091997P
Pentium是Intel Corporation的注册商标
超前信息文档包含的信息
新产品的人员开发的取样或试生产阶段
opment 。特征数据和其他规格都可能
更改，恕不另行通知。
ICS9148-03
引脚说明
引脚数
1
2
引脚名称
VDD1
REF0
CPU3.3#_2.5
1 ,2
3,9,16,22,27,
33,39,45
4
5
6,14
7
8
10, 11, 12, 13
15
17, 18, 20, 21,
28, 29, 31, 32,
34, 35,37,38
19,30,36
23
24
25
26
40, 41, 43, 44
42
46
CPU_STOP ＃
1
47
48
IOAPIC
VDDL1
IN
OUT
PWR
GND
X1
X2
VDD2
PCICLK_F
FS1
1 ,2
PCICLK0
FS2
1 ,2
PCICLK （ 1:4）
PCICLK5
PCI_STOP ＃
1
SDRAM （ 0:11 ）
VDD3
SS_EN ＃
1
SS_TYPE
3
24MHz
模式
1 ,2
48MHz
FS0
1 ,2
CPUCLK （0 ：3）的
VDDL2
REF1
TYPE
PWR
OUT
IN
PWR
IN
OUT
PWR
OUT
IN
OUT
IN
OUT
OUT
IN
OUT
PWR
IN
IN
OUT
IN
OUT
IN
OUT
PWR
OUT
描述
REF（ 0 ： 1 ） ， XTAL电源，标称3.3V
14.318 MHz参考时钟。
表示VDDL2是否为3.3V或2.5V 。高= 2.5V的CPU ，低= 3.3V
中央处理器。锁存输入。
地
晶振输入，具有内部装载帽（ 33pF的）和反馈
从X2电阻
晶振输出，标称14.318MHz 。有内部负荷上限（ 33pF的）
供应PCICLK_F和PCICLK （ 0 ： 5 ） ，标称3.3V
自由运行PCI时钟
频率选择引脚。锁存输入。
PCI时钟输出。
频率选择引脚。锁存输入。
PCI时钟输出。
PCI时钟输出。 （在桌面模式， MODE = 1 ）
暂停PCICLK （ 0 ： 5 ）时钟的逻辑0电平，当输入为低电平
（在移动模式下， MODE = 0时）
SDRAM时钟输出。
供应SDRAM （ 0:11 ） ， PLL内核和24个， 48MHz的时钟，标称
3.3.V
扩频启用。低=启用
HIGH =扩频向下蔓延。 LOW =扩频中心
蔓延。输入已下拉至GND
24MHz的输出时钟
15引脚， 46引脚功能选择引脚， 1 =桌面模式， 0 =移动模式。
锁存输入。
48MHz的输出时钟
频率选择引脚。锁存输入。
CPU时钟输出，搭载VDDL2 。低中频CPU_STOP ＃ =低
供给CPU的（0 ：3）， 2.5V或3.3V的标称
14.318 MHz参考时钟。 （在桌面模式， MODE = 1） REF输出
对于ISA负载更强的缓冲。
暂停CPUCLK （ 0 ： 3 ）时钟的逻辑0电平，当输入为低电平
（在移动模式下， MODE = 0时）
IOAPIC时钟输出。 14.318兆赫技术VDDL1 。
供应IOAPIC ， 2.5V或3.3V标称
注意事项：
1： 240K内部上拉电阻到3.3V的输入指示
2 ：双向输入/输出管脚，输入逻辑电平被锁存于内部上电复位。用规格为10Mohm电阻
编程逻辑高电平为VDD逻辑低到GND 。
的240K 3.内部下拉电阻到GND上SS_type
2
ICS9148-03
模式引脚 - 电源管理控制输入
模式下，引脚25
（锁存输入）
0
1
引脚46
CPU_STOP ＃
（输入）
REF1
（输出）
引脚15
PCI_STOP ＃
（输入）
PCICLK5
（输出）
电源管理功能
CPU_STOP ＃
PCI_STOP ＃
CPUCLK
输出
停低
运行
运行
PCICLK
(0:5)
运行
运行
停低
PCICLK_F ，
REF ，
24/48MHz
和SDRAM
运行
运行
运行
水晶
OSC
运行
运行
运行
VCO
0
1
1
1
1
0
运行
运行
运行
扩频功能
23针
SSEN ＃
0
0
1
1
引脚24
SS_TYPE
0
1
0
1
CPU ， SDRAM
和PCICLOCKS
调频中心传播模式
调频向下传播模式
正常，稳频模式
不允许
（将降低平均频率）
REF ， IOAPIC
14.318MHz
14.318MHz
14.318MHz
14.318MHz
24MHz
24MHz
24MHz
24MHz
24MHz
48MHz
48MHz
48MHz
48MHz
48MHz
CPU 3.3 ＃ _2.5V缓冲区选择的CPUCLK和IOAPIC驱动程序。
CPU3.3#_2.5
输入电平
1
0
缓冲入选
操作时：
2.5V VDD
3.3V VDD
V
DD
1,2,3 = 3.3V±5%, V
DDL
1,2 = 2.5V ±5％或3.3 ±5％， TA = 0 70℃
晶体（ X1，X2） = 14.31818MHz
FS2
0
0
0
0
1
1
1
1
FS1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
中央处理器，
SDRAM （兆赫）
50.0
75.0
83.3
68.5
83.3
75.0
60.0
66.8
PCICLK
（兆赫）
25.0 （ 1/2 CPU ）
32
41.65 （ 1/2 CPU ）
34.25 （ 1/2 CPU ）
33.3
37.5 （ 1/2 CPU ）
30.0 （ 1/2 CPU ）
33.4 （ 1/2 CPU ）
REF ， IOAPIC
（兆赫）
14.318
14.318
14.318
14.318
14.318
14.318
14.318
14.318
的功能
3
ICS9148-03
CPU_STOP ＃时序图
CPU_STOP ＃是一个台异步输入到时钟合成器。它是用来关闭CPU时钟为低功耗
操作。 CPU_STOP ＃是由同步
ICS9148-03.
最低的CPU时钟使能（ CPU_STOP ＃
高脉冲）是100的CPU时钟。所有其它时钟会继续运行，而CPU的时钟被禁止。 CPU的时钟
将总是停止在低电平状态，并开始在该保证了高脉冲宽度的方式是一个完整的脉冲。中央处理器
在时钟的延迟少于4个CPU时钟和CPU时钟关闭延迟小于4个CPU时钟。
注意事项：
1.所有时序参考的内部CPU时钟。
2. CPU_STOP ＃是一个异步输入和亚稳条件可能存在。该信号
同步到ICS9148-03内部CPU的时钟。
3.所有其他时钟继续运行不受干扰。
4
ICS9148-03
PCI_STOP ＃时序图
PCI_STOP ＃是一个异步输入到
ICS9148-03.
它是用来关闭PCICLK （0： 5），用于低功率时钟
操作。 PCI_STOP ＃是由同步
ICS9148-03
在内部。最小的PCICLK （0： 5）时钟
启用（ PCI_STOP ＃高脉冲）为至少10 PCICLK （0： 5）的时钟。 PCICLK （0： 5）的时钟都停止在低电平状态和
开始一个完整的高脉冲宽度保证。 PCICLK （ 0 ： 5 ）时钟的延迟周期只有一个上升PCICLK时钟
关闭延迟一个PCICLK时钟。
注意事项：
1.所有定时是参照内部CPUCLK （定义为ICS9148装置内）。
2. PCI_STOP ＃是一个异步输入，和亚稳条件可能存在。需要这个信号进行同步
内ICS9148 。
3.所有其他时钟继续运行不受干扰。
4. CPU_STOP ＃表示在一个高（真）状态。
5
QQ：2880707522 复制
