ICS9148-02
引脚说明
引脚数
2, 1
3, 10, 17, 24,
31, 37, 43
4
5
引脚名称
REF (0: 1)
GND
X1
X2
TYPE
OU牛逼
PW
IN
OU牛逼
接地(公共)
晶体或参考输入,具有内部晶体负载上限
晶振输出,具有内部负载上限和反馈
电阻X1
输入功能选择。如果模式为高电平,则引脚26 & 27
配置为输出( SDRAM7和SDRAM6 ) 。如果模式
为LOW ,然后,销26 & 27被做成为输入
( PCI_STOP #和CPU_STOP #)。
供应PCICLK_F , PCICLK ( 0 : 5 ) ,标称3.3V
自由运行PCI时钟,不影响PCI_STOP #
PCI时钟
选择的60MHz或66.6MHz频率范围内的SDRAM和CPU
I
2
C数据输入
I
2
时钟输入
供应48 / 24MHzA , 48 / 24MHzB ,标称3.3V
48 / 24MHz的输出驱动器为USB或超级I / O
48 / 24MHz的输出驱动器为USB或超级I / O
供应PLL内核,标称3.3V
SDRAM时钟60 / 66.6MHz频率范围内(选择)
暂停PCI总线(0: 5)在逻辑"0"水平时低
SDRAM时钟60 / 66.6MHz频率范围内(选择)
停止CPU时钟的逻辑"0"水平低时,
供应SDRAM ( 0 : 5 ) , SDRAM6 / CPU_STOP # ,
SDRAM7 / PCI_STOP # ,标称3.3V
供应为CPUCLK (0: 3) ,无论是2.5或3.3V标称
CPUCLK时钟输出,搭载VDDL2
在60或66.6MHz频率范围内的SDRAM时钟(选择)
关断芯片,低电平有效
IOAPIC时钟输出, ( 14.318MHz )搭载VDDL1
供应IOAPIC ,无论是2.5或3.3V标称
3.3或2.5 VDD缓冲强度选择,已上拉至VDD ,
标称30K的电阻。当连接到VDD , 3.3V缓冲
强度被选择。当连接到GND , 2.5V缓冲
强度被选择。
供应REF ( 0 : 1 ) , X1,X2 ,标称3.3V
描述
参考时钟输出
6
7, 15
8
9, 11, 12, 13, 14, 16
18
19
20
21
22
23
25
26
27
28, 34
40
42, 41, 39, 38
36, 35, 33, 32, 30, 29
44
45
46
47
48
模式
VDD2
PCICLK_F
PCICLK (0: 5)
SEL66/60#
SDATA
SCLK
VDD4
48/24MHzA
48/24MHzB
VDD
SDRAM7
PCI_STOP #
SDRAM6
CPU_STOP #
VDD3
VDDL2
CPUCLK (0 :3)的
SDRAM( 0 :5)
PWR_DWN #
IOAPIC
VDDL1
CPU3.3-2.5#
VDD1
IN
PWR
OUT
OUT
IN
IN
IN
PWR
OU牛逼
OUT
PW
OUT
IN
OUT
IN
PWR
PWR
OUT
OUT
IN
OUT
PWR
IN
PWR
电源组
VDD =供应的PLL内核
VDD1 = REF (0: 1)中, X1,X2
VDD2 = PCICLK_F , PCICLK (0: 5)
VDD3 = SDRAM( 0 :5), SDRAM6 / CPU_STOP # , SDRAM7 / PCI_STOP #
VDD4 = 48 / 24MHzA , 48 / 24MHzB
VDDL1 = IOAPIC
VDDL2 = CPUCLK (0 :3)的
2