集成
电路
系统公司
ICS9148-82
频率发生器&集成缓冲器奔腾/专业版
TM
概述
该
ICS9148-82
生成所需的高速时钟的所有
RISC或CISC微处理器的系统，如英特尔PentiumPro
或Cyrix的。八种不同的参考频率的乘数因子
在外部选择与平滑的频率转换。
扩频可以通过我启用
2
C语言编程。
扩频通常会降低系统的电磁干扰8dB至
10分贝。这简化了EMI认证，而不诉诸
电路板设计迭代或昂贵的屏蔽。该
ICS9148-82
采用专有的闭环设计，紧密
控制散布在处理的比例和
的温度变化。
串行编程接口IC允许更改的功能，
停止的时钟程序和频率选择。该
SDRAM12输出可以用作一个反馈到芯片外
PLL 。
2
特点
生成下面的系统时钟：
- 3 CPU （ 2.5V / 3.3V ）高达100MHz的。
- 6个PCI （ 3.3V ） @ 33.3MHz
- 3AGP （ 3.3V ） @ 2个PCI
- 13的SDRAM （ 3.3V ）高达100MHz
- 1 REF （ 3.3V ） @ 14.318MHz
歪斜的特点：
- 中央处理器？ CPU<250ps
- CPU （早期） ？ PCI ： 1-4ns ，中心2.6ns
- AGP - PCI ： 500PS
支持扩频调制&我
2
C
编程的电源管理，频率选择
通过PCI高效的电源管理方案，
CPU停止时钟。
使用外部14.318MHz晶振
48引脚SSOP 300MIL 。
框图
引脚配置
电源组
VDD1 = REF （0： 1）中， X1，X2
VDD2 = PCICLK_F ， PCICLK （0： 5）
VDD3 = SDRAM （ 0:12 ） ，供应PLL内核
VDD4 = AGP （1： 2）
VDD5 =固定PLL ，频率48MHz ， AGP0
VDDL = CPUCLK （0 ：2）的
9148-82修订版A 99年3月25日
48引脚SSOP
中*内部上拉电阻
240K至3.3V的输入指示
Pentium是Intel Corporation的注册商标
I
2
C是飞利浦公司的商标
ICS保留随时修改中确定的设备数据的权利
本出版物，恕不另行通知。 ICS建议其客户
获取所有设备数据的最新版本，以确认任何
信息正在依靠由客户是最新和准确。
ICS9148-82
引脚说明
引脚数
1
2
3,9,16,22,27,
33,39,45
4
5
6
7
FS1
1, 2
8
10, 11, 12, 13
14
15
17
PCICLK0
FS2
1, 2
PCICLK （ 1:4）
VDD5
BUFFERIN
CPU_STOP ＃
1
SDRAM 11
18
28, 29, 31, 32, 34,
35,37,38
20
PCI_STOP ＃
1
SDRAM 10
SDRAM（ 0 ：9）
AGP_STOP ＃
SDRAM9
21
19,30,36
23
24
25
模式
1, 2
48MHz
26
41, 43, 44
40
42
46, 47
48
FS0
1, 2
CPUCLK （0 ：3）的
SDRAM12
VDDL
AGP （1： 2）
VDD4
IN
OUT
IN
OUT
OUT
PWR
OUT
PWR
PD ＃
SDRAM8
VDD3
SDATA
SCL
AGP0
IN
OUT
IN
OUT
PWR
IN
IN
OUT
IN
OUT
OUT
IN
OUT
IN
OUT
PWR
IN
IN
OUT
P I N NA M E
VDD1
REF0
P U 3 。 3 ＃ _ 2 。五
1,2
GND
X1
X2
VDD2
PCICLK_F
TYPE
PWR
OUT
IN
PWR
IN
OUT
PWR
OUT
描述
参考文献（ 0 ： 2 ） ， XTAL电源，标称3.3V
14.318 MHz参考时钟。
表示VDDL2是否为3.3V或2.5V 。高= 2.5V的CPU ，低= 3.3V
P ü
1
。 L的吨] C H E D I N P ü吨
2
地
晶振输入，具有内部装载帽（ 33pF的）和反馈
从X2电阻
晶振输出，标称14.318MHz 。有内部负荷
帽（ 33pF的）
供应PCICLK_F和PCICLK （ 0 ： 5 ） ，标称3.3V
自由运行PCI时钟输出。同步与CPUCLKs与1-4ns歪斜
（CPU初）这不影响PCI_STOP ＃
频率选择引脚。锁存输入。随着其他FS管脚determins的
的CPU ，SDRAM的PCI & AGP frewuencies 。
PCI时钟输出。 Synchrounous CPUCLKs与1-4ns歪斜（ CPU初）
频率选择引脚。锁存输入
PCI时钟输出。 Synchrounous CPUCLKs与1-4ns歪斜（ CPU初）
供应固定PLL ，频率48MHz ， AGP0
输入引脚SDRAM缓存。
暂停CPUCLK （ 0 ： 3 ）时钟的逻辑0电平，当输入为低电平（移动
模式， MODE = 0时）
SDRAM时钟输出
暂停PCICLK （ 0 ： 5 ）时钟的逻辑0电平，当输入为低电平（在移动模式下，
MODE=0)
SDRAM时钟输出
SDRAM时钟输出。
此异步输入停止的AGP （1： 2）提供时钟的逻辑电平"0"当输入
低（移动模式， MODE = 0 ）不影响AGP0
SDRAM时钟输出
这asyncheronous掉电输入停止VCO ，晶体内部&
钟表活动时，低。 （在移动模式下， MODE = 0时）
SDRAM时钟输出
供应SDRAM （ ○点11分） ， CPU内核， 48MHz的时钟，
标称3.3V 。
因为我的数据输入
2
C串行输入。
我的时钟输入
2
C输入
高级图形端口输出，搭载VDD4 。不会受
AGP_STOP ＃
引脚17 ， 18 ， 20 & 21功能选择引脚， 1 =桌面模式， 0 =移动模式。
锁存输入。
48MHz的输出时钟USB时机。
频率选择引脚。锁存输入。随着其他FS管脚determins的
的CPU ，SDRAM的PCI & AGP frewuencies 。
CPU时钟输出，搭载VDDL2 。低中频CPU_STOP ＃ =低
反馈SDRAM时钟输出。
供给CPU的（0 ：3）， 2.5V或3.3V的标称
高级图形端口输出，搭载VDD4 。
供应AGP （ 0 ： 2 ）
注意事项：
1： 240K内部上拉电阻到3.3V的输入指示
2 ：双向输入/输出管脚，输入逻辑电平被锁存于内部上电复位。用规格为10Mohm电阻
程序逻辑嗨到VDD或GND为逻辑低电平。
2
ICS9148-82
模式引脚 - 电源管理控制输入
模式下，引脚25
（锁存输入）
0
1
PIN码17
CPU_STOP ＃
（输入）
SDRAM 11
（输出）
18 PIN
PCI_STOP ＃
（输入）
SDRAM 10
（输出）
20 PIN
AGP_STOP ＃
（输入）
SDRAM 9
（输出）
引脚21
PD ＃
（输入）
SDRAM 8
（输出）
电源管理功能
AGP_STOP ＃ CPU_STOP ＃ PCI_STOP ＃
1
1
1
0
0
1
1
1
1
1
0
1
AGP ，
CPUCLK
输出
停低
运行
运行
运行
PCICLK
(0:5)
运行
运行
停低
运行
PCICLK_F ，
REF ， 48MHz的
和SDRAM
运行
运行
运行
运行
水晶
OSC
运行
运行
运行
运行
VCO
运行
运行
运行
运行
AGP （1： 2）
运行
运行
运行
停低
CPU 3.3 ＃ _2.5V缓冲器选择器CPUCLK驱动程序。
CPU3.3#_2.5
输入电平
（锁存的数据）
1
0
缓冲入选
操作时：
2.5V VDD
3.3V VDD
的功能
V
DD
1, 2, 3, 4 = 3.3V±5%, V
DDL
= 2.5V ±5％或3.3 ±5％， TA = 070 ℃下
晶体（ X1，X2） = 14.31818MHz
FS2
1
1
1
1
0
0
0
0
FS1
1
1
0
0
1
1
0
0
FS0
1
0
1
0
1
0
1
0
CPU ， SDRAM
（兆赫）
100
95.25
83.3
75
75
68.5
66.8
90
PCI
（兆赫）
33.3
31.75
33.3
30
37.5
34.25
33.4
30
AG P
（兆赫）
66.6
63.5
66.6
60
75
68.5
66.8
60
ê F，I OA P I C
（兆赫）
14.318
14.318
14.318
14.318
14.318
14.318
14.318
14.318
3
ICS9148-82
一般我
2
C串行接口信息
本节中的信息假定读者熟悉我
2
C语言编程。
欲了解更多信息，请联系ICS为我
2
C语言编程应用笔记。
如何写：
控制器（主机）发送一个起始位。
控制器（主机）发送写地址D2
(H)
ICS时钟将
应答
控制器（主机）发送一个哑命令代码
ICS时钟将
应答
控制器（主机）发送一个空字节计数
ICS时钟将
应答
控制器（主机）开始发送第一个字节（字节0）
经过5个字节
ICS时钟将
应答
每个字节
一次一个。
控制器（主机）发送一个停止位
如何阅读：
控制器（主机）将发送起始位。
的Controler （主机）发出读地址D3
(H)
ICS时钟将
应答
ICS时钟将发送
字节数
控制器（主机）确认
ICS时钟发送一个字节
（字节0）字节5
控制器（主机）需要确认每个字节
控制器（主机）将发送一个停止位
如何写：
控制器（主机）
开始位
地址
D2
(H)
假命令代码
ICS （从/接收器）
如何阅读：
控制器（主机）
开始位
地址
D3
(H)
ICS （从/接收器）
确认
确认
虚拟字节数
确认
字节数
确认
确认
BYTE 0
BYTE 0
确认
确认
1个字节
1个字节
确认
确认
2字节
2字节
确认
确认
BYTE 3
BYTE 3
确认
确认
4个字节
4个字节
确认
确认
BYTE 5
BYTE 5
确认
确认
停止位
停止位
注意事项：
1.
2.
3.
4.
5.
6.
在ICS时钟发生器是一个从/接收器，我
2
C分量。它可以回读存储在锁存器，用于验证的数据。
读回将支持英特尔PIIX4 "Block - Read"协议。
由该时钟发生器所支持的数据传输速率为100K位/秒或更小（标准模式）
该输入工作电压为3.3V的逻辑电平。
该数据字节的格式是8位字节。
为了简化该时钟发生器我
2
C接口，协议设置为只使用"Block - Writes"从控制器。该
字节必须按顺序访问，从最低到最高字节与停止后的任何完整的字节的能力
已被转移。上面显示的命令代码和字节数必须发送，但数据被忽略的那些
两个字节。数据被加载到停止顺序发出。
在上电时，所有寄存器被设置为一个默认状态，如图所示。
4
QQ：2880707522 复制
