集成
电路
系统公司
ICS9147-12
奔腾/临
TM
系统和Cyrix的？时钟芯片
概述
该
ICS9147-12
是一个时钟合成器芯片和奔腾
PentiumPro加的Cyrix CPU的台式机/笔记本电脑系统
这将提供所有必要的时钟定时。
其特点包括四个CPU ， 7个PCI和八个SDRAM
时钟。三个参考输出可以等于
晶振频率，再加上IOAPIC输出搭载VDDL 。
此外，该设备满足奔腾电
稳定化，这需要的CPU和PCI时钟保持稳定
在上电后2毫秒。
高驱动PCICLK和SDRAM输出通常提供
大于1V / ns的转换速率为30 pF的负载。 CPUCLK输出
通常提供比1V / ns的转换速率为20 pF的负载
同时维持50
±
5 ％的占空比。该参考时钟输出
通常提供比0.5V更好/ ns的压摆率。
该
ICS9147-12
接受一个14.318MHz的参考晶体或
时钟作为输入，并可以运行在3.3V电源。
特点
产生的系统时钟为CPU ， IOAPIC ， SDRAM ，
PCI ，加上14.318兆赫REF （ 0 ： 2 ） ， USB ，再加上超级I / O
支持单处理器或双处理器系统
支持Intel 60 ， 66.8MHz ， Cyrix的55 ， 75MHz的加83.3
和68MHz （ 66.6涡轮增压）的速度。
同步时钟歪斜匹配250PS窗口
在PCI时钟的CPU ， SDRAM和500ps的窗口
CPU时钟与PCI时钟（早期CPU ）歪斜1-4ns
两个固定输出，频率48MHz和24MHz的
独立的2.5V和3.3V电源引脚
- 2.5V或3.3V输出： CPU ， IOAPIC
- 3.3V输出： SDRAM ， PCI ，楼盘， 48/24 MHz的
无电源顺序的要求
48引脚300密耳SSOP
引脚配置
框图
48引脚SSOP
电源组
VDD1 = REF （0： 2）中， X1，X2
VDD2 = PCICLK_F ， PCICLK （0： 5）
VDD3 = SDRAM（ 0 ：7），
VDD4 =为48MHz ， 24MHz的
VDDL = IOAPIC ， CPUCLK （0 ：3）的
Pentium是英特尔公司的注册商标。
9147-12版本A 072597P
ICS保留随时修改在本标识的设备数据的权利
出版，恕不另行通知。 ICS建议客户获取最新的
版本的所有设备数据，以验证任何信息所依赖的
客户是当前和准确。
ICS9147-12
引脚说明
引脚数
1
2
3, 10, 17, 24, 31,
31, 37, 43
4
5
6, 20,
7, 15
8
9, 11, 12, 13, 14, 16
18
19
21
22
23
25, 28,34
26, 27, 29, 30,
32, 33, 35, 36
38, 39, 41, 42
40, 46
44
45
47
48
FS2
REF1
REF0
GND
X1
X2
N / C
VDD2
PCICLK_F
PCICLK （0： 5）
FS0
FS1
VDD4
48MHz
24MHz
VDD3
SDRAM（ 0：7 ）
CPUCLK （0 ：3）的
VDDL
PD ＃
IOAPIC
REF2
VDD1
引脚名称
TYPE
IN
OUT
OUT
PWR
IN
OUT
-
PWR
OUT
OUT
IN
IN
PWR
OUT
OUT
PWR
OUT
OUT
PWR
IN
OUT
OUT
PWR
描述
锁存输入频率选择二
1
参考时钟输出
参考时钟输出
接地（公共）
晶体或参考输入，名义上14.318兆赫。包括
内部负载上限从X2 GND和反馈电阻。
晶振输出，包括内部负载上限至GND 。
引脚没有内部连接
供应PCICLK_F和PCICLK （ 0 ： 5 ）
自由运行PCI时钟
PCI时钟
频率选择0输入
1
频率选择输入1
1
供应为48MHz和24MHz的时钟
48MHz的驱动器输出的USB时钟
24MHz的驱动器输出的超级I / O时钟
供应SDRAM （ 0 ： 7 ）
SDRAM的时钟， CPU速度
CPUCLK时钟输出，搭载VDDL
供应CPUCLK （ 0 ： 3 ） & IOAPIC
断电停止所有的时钟低，禁止振荡器和
内部VCO的。
2
IOAPIC时钟输出，在晶振频率本站由VDDL
参考时钟输出。
供应REF （ 0 ： 2 ） ， X1， X2
注1 ： nomimally 100K至120K在3.3V上显示输入内部上拉电阻。
注2： PD ＃输入引脚有保护二极管钳位到VDDL供电。如果VDDL未连接到VDD时， （即
VDDL = 2.5V ， VDD = 3.3V ），则该输入必须有一个串联电阻，如果逻辑高被连接到VDD。该输入
串联电阻提供电流限制钳位二极管。对于一个上拉至VDD应该是1千欧姆以上的PD ＃
引脚连接到VDD 。如果PD ＃引脚被驱动逻辑搭载3.3V ，然后一个100Ω的串联电阻会suffcient 。
2
ICS9147-12
的功能
V
DD
= 3.3V ±5%, V
DDL
= 2.5V ±5％或3.3V ±5％ ，T
A
= 0至70℃
晶体（ X1，X2） = 14.31818 MHz的
FS2
0
0
0
0
1
1
1
1
FS1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
CPUCLK ， SDRAM
（兆赫）
83.3
75
83.3
68.5
55
75
60
66.8
PCICLK
（兆赫）
1/2的CPU
30
33.3
1/2的CPU
1/2的CPU
1/2的CPU
1/2的CPU
1/2的CPU
电源管理功能
PD ＃
CPUCLK
输出
停低
运行
PCICLK （0： 5）
输出
停低
运行
PCICLK_F ，
REF ，
24/48MHz
和SDRAM
停低
运行
水晶
OSC
关闭
运行
VCO
0
1
关闭
运行
3
ICS9147-12
技术引脚功能描述
VDD(1,2,3,4)
这是在电源的内部核心逻辑
装置以及时钟输出缓冲器REF （0 ：2），
PCICLK ， 48 / 24MHz的和SDRAM （0 ：7）。
该电源为3.3伏。从列出的时钟
缓冲区，它供应将有来自地面的电压摆幅
到这个程度。对于实际的保证高和低电压
对于钟平，详情请咨询直流参数表
本数据表中。
VDDL
这是为CPUCLK的和IOAPIC输出电源
缓冲区。这些输出的电压电平可以是2.5或3.3
伏。从缓冲器的时钟，每个设备都会有
从接地电压摆幅到这个水平。对于实际
保证高低压电平这些时钟的，
请参阅本数据手册中所述的直流参数表。
GND
这是电源接地（或负）的返回
脚为内部核心逻辑，所有的输出缓冲器。
X1
该输入引脚提供两个功能之一。当该装置
用于与一个晶体，X 1作为输入引脚为
这源于离散晶体参考信号。当
该装置是由一个外部时钟信号驱动时， X1为
器件输入引脚的参考时钟。该引脚还
实现了内部晶体负载电容是
连接到地。请参阅数据表，其值
电容。此外，还包括来自X2的反馈电阻。
X2
该输出引脚用于只有当设备使用水晶
作为基准频率源。在这种操作模式下，
X2是推动（或的激励）的离散输出信号
水晶。 X2引脚也将实施内部晶体
负载电容器，其连接到地。看到数据
表此电容的值。
CPUCLK （0 ：3）的
这些输出引脚的时钟输出驱动处理器
和其它CPU相关电路需要时钟它们是
在狭小的偏差容忍度与CPU时钟。电压
这些时钟的摆动是由电压电平控制
施加于器件的VDDL2销。请参阅功能
表中为特定频率的可用的列表
这些时钟和选择代码生成它们。
SDRAM（ 0：7 ）
这些输出时钟被使用来驱动动态RAM ?? s和
是CPU时钟的低偏移副本。的电压摆幅
SDRAM的？的输出由电源电压控制的
所应用的装置来VDD3 ，在3.3伏运行。
48MHz
这是在48MHz的固定频率时钟的输出即是
通常用于驱动USB设备。
24MHz
此销是一个固定频率的时钟输出通常用来
驾驶超级I / O设备。
IOAPIC
这个输出是一个运行在固定频率输出时钟
参考输入（通常14.31818MHz ） 。其电压
水平摆动是由VDDL控制，可在2.5或操作
3.3volts.
REF （0： 2）
在REF输出是固定的，在运行频率时钟
相同的频率的输入参考时钟X1或所述
水晶（通常为14.31818MHz ）连接跨X1和X2 。
PCICLK_F
这个输出是相当于PCICLK （0： 5 ），并且是免费
在运行。
PCICLK （0： 5）
这些输出时钟产生所有的PCI时序要求
对于奔腾/ Pro的基础系统。它们符合当前
PCI规范。他们跑1/2的CPU频率或CPU /
2.5 ;看到频率表。
FS0,1,2
这些输入引脚控制时钟的频率在
CPU ， PCICLK和SDRAM输出引脚。看到频率表。
FS2的电平被锁存的电源接通时，通过一系列的定义
电阻（通常为10K欧姆）连接到VDD或GND 。
PD ＃
该输入引脚停止所有的时钟在低电平状态和权力
下振荡器和压控振荡器。
4
ICS9147-12
绝对最大额定值
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7.0 V
逻辑输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 GND -0.5 V到V
DD
+0.5 V
工作环境温度。 。 。 。 。 。 。 。 。 。 。 。 0 ° C至+ 70°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
超出上述上市
绝对最大额定值
可能对器件造成永久性损坏。这些评级
只有与设备，在这些或以上的任何其他条件的功能操作中所列出的规格压力
规范的业务部门是不是暗示。暴露在绝对最大额定值条件下长时间
可能会影响产品的可靠性。
在3.3V电气特性
V
DD
= 3.0 - 3.7 V，T
A
= 0 70
°
C除非另有说明
DC特性
参数
输入低电压
输入高电压
输入低电平电流
输入高电流
输出低电流
符号
VIL
VIH
IIL
IIH
IOL1a
IOL1b
输出高电流
IOH1a
IOH1b
IOL2a
输出低电流
IOL2b
输出高电流
IOH2a
IOH2b
输出低电压
VOL1a
VOL1b
输出高电压
VOH1a
VOH1b
VOL2a
输出低电压
VOL2b
VOH2a
输出高电压
VOH2b
电源电流
电源电流
注1 ：
国际直拨电话
IDDPD
测试条件
锁存输入和全职投入
锁存输入和全职投入
VIN = 0V （全职投入）
VIN = VDD （全职投入）
VOL = 0.8V ; CPU ， SDRAM ， 48MHz的;
VDDL = 3.3V
VOL = 0.8V ;中央处理器; VDDL = 2.5V
VOH = 2.0V ; CPU ， SDRAM ， 48MHz的;
VDDL = 3.3V
VOH = 2.0V ;中央处理器; VDDL = 2.5V
VOL = 0.8V ; 24 ， PCI ，楼盘， IOAPIC ;
VDDL = 3.3V
VOL = 0.8V ; IOAPIC ;
VDDL = 2.5V
VOH = 2.0V的IOAPIC ， PCI ，楼盘，
在24MHz的VDDL = 3.3V
VOH = 2.0V ; IOAPIC ; VDDL = 2.5V
IOL = 10毫安; CPU ， SDRAM ， 48MHz的;
VDDL = 3.3V
IOL = 10毫安;中央处理器; VDDL = 2.5V
IOH = -10mA ; CPU ， SDRAM ， 48MHz的;
VDDL = 3.3V
IOH = -10mA ;中央处理器; VDDL = 2.5V
IOL = 10毫安;对IOAPIC ， PCI ，楼盘，
在24MHz的VDDL = 3.3V
IOL = 10毫安; PCI ，楼盘， IOAPIC ;
VDDL = 2.5V
IOH = -10mA ;对IOAPIC ， PCI ，楼盘，
在24MHz的VDDL = 3.3V
IOH = -10mA ; IOAPIC ;
VDDL = 2.5V
@ 66.6兆赫;所有输出卸载
掉电
民
-
0.7VDD
-28.0
-5.0
19.0
19.0
-
典型值
-
-
-10.5
-
30.0
30.0
-26.0
-12.5
最大
0.2VDD
-
-
5.0
-
单位
V
V
A
A
mA
mA
-16.0
-9.5
-
mA
mA
mA
mA
16.0
16.0
-
25.0
25.0
-40.0
-13.0
-14.0
-4.0
0.4
0.4
-
mA
mA
V
V
V
V
-
0.3
0.3
2.4
1.95
-
2.8
2.1
0.3
0.3
0.4
0.4
-
-
180
500
V
V
V
V
mA
A
2.4
1.6
-
2.8
2.1
120
300
参数由设计和特性保证。不是100 ％生产测试。
5
QQ：2880707522 复制
