集成
电路
系统公司
ICS9147-01
频率发生器&集成缓冲器奔腾
TM
概述
该
ICS9147-01
产生所需的高所有的时钟
高速RISC或CISC微处理器的系统，如英特尔
PentiumPro 。两个双向I / O引脚（ FS1 ， FS2 ）被锁定
在电源接通的功能表中，与FS0可选
在实时条件之间切换。输入
为三态模式和测试模式的条件，以帮助
系统级测试。这些乘法因子可以是
定制用于特定的应用程序。无干扰站
提供了CPU时钟和总线时钟clockcontrols 。
高驱动总线和SDRAM输出通常提供
大于1 V / ns的转换速率为30 pF的负载。 CPU输出
通常提供比1V / ns的转换速率为20 pF的
同时保持负载
50 ±
5 ％的占空比。该参考时钟
输出通常提供比0.5V更好/ ns的压摆率。
单独的缓存电源引脚VDD2允许3.3V或
降低电压摆幅（从2.9至2.5V ），用于CPU（ 1:4）和
IOAPIC输出。
特点
四份CPU时钟
六SDRAM （ 3.3 V TTL ） ，可作为AGP时钟
七份总线时钟（同步与CPU
时钟/ 2或CPU / 2.5 75 83.3 MHz的CPU）
CPU时钟总线时钟（早期CPU ）歪斜1-4ns
一个IOAPIC时钟@ 14.31818 MHz的
一式两份参考文献。时钟@ 14.31818 MHz的
每一个48/24兆赫（3.3V TTL ）
此装置被配置成
移动
模式
英特尔430 TX电源管理
参考文献。 14.31818 MHz的晶振输入
（对选择引脚LSB ）独立六十零分之六十六MHz的选择引脚
单独的V
DD2
四个CPU和一个输出IOAPIC
缓冲器，允许2.5V输出（或标准。 VDD）
电源管理控制输入引脚
3.0V - 3.7V电源电压范围W / 2.5V兼容输出
48引脚SSOP封装
框图
引脚配置
48引脚SSOP
Pentium是Intel Corporation的注册商标
9147-01Rev B 01年4月25日
ICS保留随时修改本出版物中所确定的设备数据的权利
恕不另行通知。 ICS建议其客户获得所有的最新版本
设备数据来验证由客户所依赖的信息是最新的
和准确。
ICS9147-01
引脚说明
PI N N ü M B é
1
2
PI N N A M ê
EF 2
FS2
EF 1
FS1
TYPE
UT
IN
UT
IN
PWR
IN
UT
PWR
UT
IN
PWR
UT
IN
IN
UT
PWR
UT
IN
UT
—
D E S·C R I PT我0：N
参考时钟输出*
逻辑输入频率选择位2 *
参考时钟输出*
逻辑输入频率选择位1 *
地面上。
晶振输入。 ominally 14.318兆赫。有内部负荷上限。外
30pF的到GN的D晶体负载建议VDD电源快
超过2.0ms 。
晶振输出。有内部负荷上限和反馈电阻X1 。
外部晶振为10pF至GN的D负荷建议VDD电源
对超过2.0ms快。
3.3VI / O电源，总线和S DRAM缓存的供应。
总线时钟输出。看看表选择频率
拣选引脚使能66.6 MHz或60 MHz的，或者以其他的选择
频率选择表。
矿石电源，固定时钟电源。
48 ， 24MHz的时钟输出
输入引脚同步停止所有BUS （ 1 ： 6 ）时，时钟引脚
低。
输入引脚同步停止所有的C PU和S DRAM时钟时
引脚为低。
S DRAM钟表位于C PU的速度。 S EE选择表的频率。
本站由VDD3 。
2.5V功率S upply对C PU和IO APIC的缓冲剂，可连接到
VDD3为3.3V操作
PU时钟输出，时钟.S EE选择表频率
断电逻辑控制输入。当低，关闭两个PLL权力
并被迫逻辑低输出全部。
IO APIC时钟输出（频率= 14.318标称水晶）供电
通过VDD2电源
引脚内部没有连接。
3, 10, 17, 24, 31,
GN
37, 43
4
5
X1
X2
7, 15, 28, 34
VDD3
8,9,11,12,13,14,16 BUS楼BUS （ 1 ： 6 ）
18
2 1, 2 5 , 4 8
22, 23
26
27
FSO
VDD
48 ， 24MHz的
BUS S到P＃
脓液P＃
36, 35, 33, 32, 30,
S的DRAM （ 1：6）
29
40, 46
41, 42, 39,38
44
45
6 , 19 , 2 0 , 4 7
VDD2
的CPU （1： 4）
P D＃
IO AP IC
N / C
*双向输入/输出管脚，输入逻辑电平被锁存于内部上电复位。用规格为10Mohm电阻编程逻辑
嗨到VDD或GND为逻辑低电平。
2
ICS9147-01
的功能
PD ＃
1
1
1
1
1
1
1
1
0
1
1
CPU-
停止＃
1
1
1
1
1
1
1
1
1
0
1
巴士 -
FS2*
FS1*
STOP ＃ （在给定2 ） （在REF1 ）
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
1
1
1
1
X
X
X
0
0
1
1
0
0
1
1
X
X
X
FS0
（引脚18 ）
0
1
0
1
0
1
0
1
X
X
X
的CPU （1 ：4），
BUS（ 1：6）
SD R M
BUSF
(1:6)
（M赫兹）
（M赫兹）
60
30
66.6
33.3
50
25
55
27.5
75
30
a
83.3
33.3
a
REF/2
REF/4
三态
三态
低
低
PLL关闭
低
运行
运行
低
48M赫兹24男赫兹
（M赫兹）（M赫兹）
48
48
48
48
48
48
REF/2
三态
低
PLL关闭
运行
运行
24
24
24
24
24
24
REF/4
三态
低
运行
运行
REF（ 1 ：2），
IOAPIC
（M赫兹）
14.318
14.318
14.318
14.318
14.318
14.318
REF
三态
低
OSC关闭
运行
运行
注一：这些频率的选择是在CPU / 2.5 （内部VCO / 5 ） ，不同步的CPU / 2
3
ICS9147-01
CPUSTOP ＃时序图
CPUSTOP ＃是一个台异步输入到时钟合成器。它是用来关闭CPU时钟为低功耗操作。
CPUSTOP ＃是由同步
ICS9147-01.
其他所有的时钟将继续在CPU和SDRAM的时钟运行
被禁用。在CPU和SDRAM时钟将始终被停止在低电平状态，并开始在该保证这样的方式
高脉冲宽度是一个完整的脉冲。在潜伏期CPU时钟为0到1个CPU时钟和CPU时钟关闭延时是0到1的CPU
时钟。
注意事项：
1.所有时序参考的内部CPU时钟。
2. CPUSTOP ＃是一个异步输入和亚稳条件
可能存在。这个信号被同步到CPU和SDRAM
该ICS9147-01内部时钟。
3.所有其他时钟继续运行不受干扰。
4. PD ＃和BUSSTOP ＃显示在高（真）的状态。
BUSSTOP ＃时序图
BUSSTOP ＃是一个异步输入到ICS9147-01 。它是用来关闭BUS（ 1：6）的时钟为低功耗操作。
BUSSTOP ＃是由内部的ICS9147-01同步。 BUS（ 1：6）的时钟都停止在低电平状态，并开始与
一个完整的高脉冲宽度保证。 BUS （ 1 ： 6 ），时钟上的延迟周期都小于4个CPU时钟和BUS （ 1 ： 6 ）时钟关闭
延迟小于4个时钟周期。
（图中所示下页）
4
ICS9147-01
注意事项：
1.所有时序参考的内部总线时钟（定义为ICS9147设备里。 ）
2. BUSSTOP ＃是一个异步输入，和亚稳条件可能存在。这个信号需要是
在ICS9147内部同步。
3.所有其他时钟继续运行不受干扰。
4. PD ＃和CPUSTOP ＃显示在高（真）的状态。
PD ＃时序图
掉电选项用于将部分进入一个非常低的状态，而不电源关闭的部分。
PD ＃是一个异步低电平输入。这个信号由同步内部
ICS9147-01
之前，其控制
掉电时钟合成器的作用。 PD ＃是一个异步函数为系统加电。国内
时钟将不会被运行后，该设备被置于关机状态。当PD ＃有效（低电平）所有时钟都驱动
低状态，并举行之前关闭压控振荡器和晶体振荡器。关于延迟的功率被保证是
不足3毫秒。降低冗余电源小于3个CPU时钟周期。 BUSSTOP ＃和CPUSTOP ＃都不在乎
在电源关断的操作信号。
注意事项：
1.所有定时是参照所述内部CPU时钟（定义为ICS9147设备的内侧）。
2. PD ＃是一个异步输入和亚稳条件可能存在。这个信号的ICS9147内是同步的。
3.对VCO和水晶信号的阴影部分表示正在产生积极的时钟。
5
QQ：2880707522 复制
