集成
电路
系统公司
ICS87608I
L
OW
V
oltage
/L
OW
S
KEW
， 1 ： 8的PCI / PCI -X
Z
ERO
D
ELAY
C
LOCK
G
enerator
F
EATURES
完全集成的PLL
8 LVCMOS / LVTTL输出，典型15Ω输出阻抗
可选晶体振荡器接口或
LVCMOS / LVTTL REF_IN时钟输入
最大输出频率： 166.67MHz
最大晶振输入频率： 38MHz
REF_IN最大输入频率： 41.67MHz
个别银行可选择的输出分频器
生成33.333MHz ， 66.66MHz ， 100MHz至
133.333MHz
生成的PCI / PCI -X不同的反馈控制
从16.66MHz或20MHz晶体，或25MHz的频率
或33.33MHz频率参考
VCO范围：为200MHz至500MHz
周期到周期抖动： 120ps （最大值） @ 3.3V
周期抖动， RMS ： 20ps的（最大）
输出偏斜： 250PS （最大值）
银行歪斜： 60ps的（最大）
静态相位偏移： 160ps ± 160ps
电源方式：
V
DD
（核心/输入） ，V
DDA
（模拟电源PLL ） ，
V
DDOA
（输出组A） ，
V
DDOB
（输出B银行， REF_OUT ， Fb_out分别）
V
DD
/V
DDA
/V
DDOA
/V
DDOB
3.3/3.3/3.3/3.3
3.3/3.3/2.5/3.3
3.3/3.3/3.3/2.5
3.3/3.3/2.5/2.5
无铅封装，完全符合RoHS标准
-40 ° C至85°C的工作环境温度
V
DDOB
G
ENERAL
D
ESCRIPTION
该ICS87608I有一个可选的REF_CLK或
晶振输入。在REF_CLK输入接受
HiPerClockS
LVCMOS或LVTTL输入电平。该ICS87608I
具有随频率的完全集成的PLL
可配置的时钟和反馈输出
乘法和再生时钟以“零延迟” 。
ICS
该ICS87608I是1 ： 8的PCI / PCI -X时钟发生器和
在HiPerClocks成员
TM
系列高性能时钟
从IC解决方案。该ICS87608I有一个可选的REF_CLK
或晶体输入。在REF_CLK输入接受LVCMOS或
LVTTL输入电平。该ICS87608I有一个完全集成的PLL
随着频率的可配置时钟和反馈输出
对于乘法和再生时钟以“零延迟” 。该
PLL的压控振荡器具有的250MHz - 500MHz的的运行范围，
允许该装置在各种通用要使用
时钟应用。特别是对于PCI / PCI - X应用程序，
VCO的频率应当设置为400MHz的。这可以是
通过提供完成33.33MHz ， 25MHz的， 20MHz的，或
16.66MHz的参考时钟或晶体的输入和由
选择÷ 12 ÷ 16 ÷ 20或÷ 24 ，分别作为反馈
分频值。对每两个输出银行的分频器
然后，可以独立地配置成生成33.33MHz
（ ÷ 12） ， 66.66MHz （ ÷ 6） ， 100MHz的（ ÷4 ） ，或133.33MHz （ ÷ 3）。
该ICS87608I的特点与核心供电
在3.3V和每家银行的供应电压为3.3V或2.5V 。该ICS87608I
封装在一个小的7x7mm身体LQFP ，使其成为理想的
在空间受限的应用程序使用。
P
IN
A
SSIGNMENT
REF_IN
V
DDOA
XTAL2
XTAL1
32 31 30 29 28 27 26 25
QA0
QA1
GND
QA2
QA3
V
DDOA
MR
DIV_SELA0
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
DIV_SELA1
DIV_SELB0
DIV_SELB1
FBDIV_SEL0
FBDIV_SEL1
V
DD
FB_IN
GND
ICS87608I
32引脚LQFP
采用7mm x 7mm X 1.4毫米
包体
Y封装
顶视图
XTAL_SEL
PLL_SEL
V
DDA
24
23
22
21
20
19
18
17
QB0
QB1
GND
QB2
QB3
V
DDOB
REF_OUT
Fb_out分别
87608AYI
www.icst.com/products/hiperclocks.html
1
REV 。 B 2005年3月11日
集成
电路
系统公司
ICS87608I
L
OW
V
oltage
/L
OW
S
KEW
， 1 ： 8的PCI / PCI -X
Z
ERO
D
ELAY
C
LOCK
G
enerator
B
LOCK
D
IAGRAM
DIV_SELA0
DIV_SELA1
XTAL_SEL
÷3
0 0
0 1
1 0
1 1
QA0
QA1
QA2
QA3
REF_IN
XTAL1
OSC
XTAL2
0
1
PLL
0
1
÷4
÷6
÷12
FB_IN
QB0
QB1
QB2
QB3
PLL_SEL
0 0
0 1
1 0
1 1
D_SELB1
D_SELB0
÷12
÷16
÷20
÷24
0 0
0 1
1 0
1 1
REF_OUT
Fb_out分别
FBDIV_SEL1
FBDIV_SEL0
MR
87608AYI
www.icst.com/products/hiperclocks.html
2
REV 。 B 2005年3月11日
集成
电路
系统公司
ICS87608I
L
OW
V
oltage
/L
OW
S
KEW
， 1 ： 8的PCI / PCI -X
Z
ERO
D
ELAY
C
LOCK
G
enerator
TYPE
产量
动力
动力
输入
描述
银行时钟输出。 15
Ω
典型的输出阻抗。
LVCMOS / LVTTL接口电平。
电源接地。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2,
4, 5
3, 16, 22
6, 32
7
8,
9,
10,
11
12,
13
14
15
17
18
19, 25
20, 21,
23, 24
26
27
28
29, 30
31
名字
QA0 ， QA1 ，
QA2 ， QA3
GND
V
DDOA
MR
DIV_SELA0,
DIV_SELA1,
DIV_SELB0,
DIV_SELB1
FBDIV_SEL0,
FBDIV_SEL1
V
DD
FB_IN
Fb_out分别
REF_OUT
V
DDOB
QB3 ， QB2 ，
QB1 ， QB0
PLL_SEL
V
DDA
XTAL_SEL
XTAL1,
XTAL2
REF_IN
输出电源引脚银行A输出。
高电平有效复位硕士。当逻辑高电平时，内部分隔
下拉复位造成的输出变为低电平。当逻辑低电平时，内部
分频器和输出被使能。 LVCMOS / LVTTL接口电平。
下拉
如表3中所述选择的时钟输出分频值。
LVCMOS / LVTTL接口电平。
输入
输入
动力
输入
产量
产量
动力
产量
输入
动力
输入
输入
输入
选择的参考时钟输出和反馈输出分频值。
LVCMOS / LVTTL接口电平。
核心供电引脚。
反馈输入到相位检测器，用于产生时钟与
下拉
"zero delay" 。 LVCMOS / LVTTL接口电平。
反馈输出。连接到FB_IN 。 LVCMOS / LVTTL接口电平。
下拉
参考时钟输出。 LVCMOS / LVTTL接口电平。
输出电源引脚， B银行和REF_OUT ， Fb_out分别输出。
B银行的时钟输出。 15
Ω
典型的输出阻抗。
LVCMOS / LVTTL接口电平。
PLL和旁路模式之间进行选择。当HIGH ，选择PLL 。
当低，选择的参考时钟。 LVCMOS / LVTTL接口电平。
模拟电源引脚。请参阅应用注意过滤。
CR振荡器，石英晶体或参考时钟作为PLL之间的选择
引用来源。选择HIGH，当XTAL输入。选择REF_IN
当低。 LVCMOS / LVTTL接口电平。
CR振荡器，石英晶体界面。 XTAL1为输入。 XTAL2为输出。
下拉参考时钟输入。 LVCMOS / LVTTL接口电平。
上拉
上拉
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
C
PD
R
OUT
参数
输入电容
输入上拉电阻
输入下拉电阻
功率耗散电容
（每路输出） ;注1
输出阻抗
V
DD
, V
DDA
, V
DDOX
= 3.465V
V
DD
, V
DDA
= 3.465V; V
DDOX
= 2.625V
15
测试条件
最小典型
4
51
51
9
11
最大
单位
pF
kΩ
kΩ
pF
pF
Ω
V
DDOX
表示V
DDOA
和V
DDOB
.
87608AYI
www.icst.com/products/hiperclocks.html
3
REV 。 B 2005年3月11日
集成
电路
系统公司
ICS87608I
L
OW
V
oltage
/L
OW
S
KEW
， 1 ： 8的PCI / PCI -X
Z
ERO
D
ELAY
C
LOCK
G
enerator
T
ABLE
3A 。
安输出
C
ONTROL
P
IN
F
油膏
T
ABLE
输入
MR
1
0
QA0 ： QA3
低
活跃
输出
QB0 ： QB3 ， Fb_out分别， REF_OUT
低
活跃
T
ABLE
3B 。
操作摄像机
M
ODE
F
油膏
T
ABLE
输入
PLL_SEL
0
1
经营模式
绕行
PLL
T
ABLE
3C 。我PLL
NPUT
F
油膏
T
ABLE
输入
XTAL_SEL
0
1
PLL输入
REF_IN
晶振
T
ABLE
3D 。
ONTROL
F
油膏
T
ABLE
输入
FBDIV_
SEL1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
FBDIV_
SEL0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B组
B组
银行
银行
输出
PLL_SEL = 1
div_
SELA0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
参考
频率
范围（MHz ）
16.67 - 41.67
16.67 - 41.67
16.67 - 41.67
16.67 - 41.67
12.5 - 31.25
12.5 - 31.25
12.5 - 31.25
12.5 - 31.25
10 - 25
10 - 25
10 - 25
10 - 25
8.33 - 20.83
8.33 - 20.83
8.33 - 20.83
8.33 - 20.83
QX0 ： QX3
x4
x3
x2
x1
x 5.33
x4
x 2.667
x 1.33
x 6.667
x5
x 3.33
x 1.66
x8
x6
x4
x2
频率
QX0 ： QX3
（兆赫）
66.68 - 166.68
50 - 125
33.34 - 83.34
16.67 - 41.67
66.63 - 166.56
50 - 125
33.34 - 83.34
16.63 - 41.56
66.67 - 166.68
50 - 125
33.30 - 83.25
16.60 - 41.50
66.64 - 166.64
50 - 125
33.32 - 83.32
16.66 - 41.66
Fb_out分别
（兆赫）
16.67 - 41.67
16.67 - 41.67
16.67 - 41.67
16.67 - 41.67
12.5 - 31.25
12.5 - 31.25
12.5 - 31.25
12.5 - 31.25
10 - 25
10 - 25
10 - 25
10 - 25
8.33 - 20.83
8.33 - 20.83
8.33 - 20.83
8.33 - 20.83
div_
SELB1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
div_
SELB0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
div_
SELA1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
注：以上的VCO频率范围为所有配置为200MHz至500MHz 。
87608AYI
www.icst.com/products/hiperclocks.html
4
REV 。 B 2005年3月11日
集成
电路
系统公司
ICS87608I
L
OW
V
oltage
/L
OW
S
KEW
， 1 ： 8的PCI / PCI -X
Z
ERO
D
ELAY
C
LOCK
G
enerator
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DDO
+ 0.5V
47.9 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= 3.3V±5%, V
DDOX
= 3.3V±5%
OR
2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDA
V
DDOX
I
DD
I
DDA
I
DDOA
I
DDOB
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
输出电源电流
测试条件
最低
3.135
3.135
3.135
典型
3.3
3.3
3.3
最大
3.465
3.465
3.465
185
15
20
20
单位
V
V
V
mA
mA
mA
mA
V
DDOX
表示V
DDOA
, V
DDOB
.
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDA
= 3.3V±5%, V
DDOX
= 3.3V±5%
OR
2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
参数
MR， DIV_ SELx0 ， DIV_SELx1 ，
FBDIV_SEL0 ， FBDIV_SEL1 ，
输入
高压XTAL_SEL ， FB_IN ， PLL_SEL
REF_IN
MR， DIV_ SELx0 ， DIV_SELx1 ，
FBDIV_SEL0 ， FBDIV_SEL1 ，
输入
低电压XTAL_SEL ， FB_IN ， PLL_SEL
REF_IN
DIV_ SELx0 ， DIV_SELx1 ，
FBDIV_SEL0 ， FBDIV_SEL1 ，
输入
高电流MR， FB_IN
XTAL_SEL ， PLL_SEL
DIV_ SELx0 ， DIV_SELx1 ，
FBDIV_SEL0 ， FBDIV_SEL1 ，
输入
MR， FB_IN
低电流
XTAL_SEL ， PLL_SEL
输出高电压;注1
测试条件
最低
2
2
-0.3
-0.3
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V,
V
IN
= 0V
V
DD
= 3.465V,
V
IN
= 0V
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 2.625V
-5
-150
2.6
1.8
0.5
典型
最大
V
DD
+ 0.3
V
DD
+ 0.3
0.8
1.3
150
5
单位
V
V
V
V
A
A
A
A
V
V
V
V
IH
V
IL
I
IH
I
IL
V
OH
输出低电压;注1
V
OL
注1 ：输出端接50
Ω
到V
DDOX
/ 2 。参见参数测量信息科
"3.3V输出负载测试Circuit" 。
87608AYI
www.icst.com/products/hiperclocks.html
5
REV 。 B 2005年3月11日
集成
电路
系统公司
ICS87608I
L
OW
V
oltage
/L
OW
S
KEW
， 1 ： 8的PCI / PCI -X
Z
ERO
D
ELAY
C
LOCK
G
enerator
F
EATURES
完全集成的PLL
8 LVCMOS / LVTTL输出，典型15Ω输出阻抗
可选晶体振荡器接口或
LVCMOS / LVTTL REF_IN时钟输入
最大输出频率： 166.67MHz
最大晶振输入频率： 38MHz
REF_IN最大输入频率： 41.67MHz
个别银行可选择的输出分频器
生成33.333MHz ， 66.66MHz ， 100MHz至
133.333MHz
生成的PCI / PCI -X不同的反馈控制
从16.66MHz或20MHz晶体，或25MHz的频率
或33.33MHz频率参考
VCO范围：为200MHz至500MHz
周期到周期抖动： 120ps （最大值） @ 3.3V
周期抖动， RMS ： 20ps的（最大）
输出偏斜： 250PS （最大值）
银行歪斜： 60ps的（最大）
静态相位偏移： 160ps ± 160ps
电源方式：
V
DD
（核心/输入） ，V
DDA
（模拟电源PLL ） ，
V
DDOA
（输出组A） ，
V
DDOB
（输出B银行， REF_OUT ， Fb_out分别）
V
DD
/V
DDA
/V
DDOA
/V
DDOB
3.3/3.3/3.3/3.3
3.3/3.3/2.5/3.3
3.3/3.3/3.3/2.5
3.3/3.3/2.5/2.5
无铅封装，完全符合RoHS标准
-40 ° C至85°C的工作环境温度
V
DDOB
G
ENERAL
D
ESCRIPTION
该ICS87608I有一个可选的REF_CLK或
晶振输入。在REF_CLK输入接受
HiPerClockS
LVCMOS或LVTTL输入电平。该ICS87608I
具有随频率的完全集成的PLL
可配置的时钟和反馈输出
乘法和再生时钟以“零延迟” 。
ICS
该ICS87608I是1 ： 8的PCI / PCI -X时钟发生器和
在HiPerClocks成员
TM
系列高性能时钟
从IC解决方案。该ICS87608I有一个可选的REF_CLK
或晶体输入。在REF_CLK输入接受LVCMOS或
LVTTL输入电平。该ICS87608I有一个完全集成的PLL
随着频率的可配置时钟和反馈输出
对于乘法和再生时钟以“零延迟” 。该
PLL的压控振荡器具有的250MHz - 500MHz的的运行范围，
允许该装置在各种通用要使用
时钟应用。特别是对于PCI / PCI - X应用程序，
VCO的频率应当设置为400MHz的。这可以是
通过提供完成33.33MHz ， 25MHz的， 20MHz的，或
16.66MHz的参考时钟或晶体的输入和由
选择÷ 12 ÷ 16 ÷ 20或÷ 24 ，分别作为反馈
分频值。对每两个输出银行的分频器
然后，可以独立地配置成生成33.33MHz
（ ÷ 12） ， 66.66MHz （ ÷ 6） ， 100MHz的（ ÷4 ） ，或133.33MHz （ ÷ 3）。
该ICS87608I的特点与核心供电
在3.3V和每家银行的供应电压为3.3V或2.5V 。该ICS87608I
封装在一个小的7x7mm身体LQFP ，使其成为理想的
在空间受限的应用程序使用。
P
IN
A
SSIGNMENT
REF_IN
V
DDOA
XTAL2
XTAL1
32 31 30 29 28 27 26 25
QA0
QA1
GND
QA2
QA3
V
DDOA
MR
DIV_SELA0
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
DIV_SELA1
DIV_SELB0
DIV_SELB1
FBDIV_SEL0
FBDIV_SEL1
V
DD
FB_IN
GND
ICS87608I
32引脚LQFP
采用7mm x 7mm X 1.4毫米
包体
Y封装
顶视图
XTAL_SEL
PLL_SEL
V
DDA
24
23
22
21
20
19
18
17
QB0
QB1
GND
QB2
QB3
V
DDOB
REF_OUT
Fb_out分别
87608AYI
www.icst.com/products/hiperclocks.html
1
REV 。 B 2005年3月11日
集成
电路
系统公司
ICS87608I
L
OW
V
oltage
/L
OW
S
KEW
， 1 ： 8的PCI / PCI -X
Z
ERO
D
ELAY
C
LOCK
G
enerator
B
LOCK
D
IAGRAM
DIV_SELA0
DIV_SELA1
XTAL_SEL
÷3
0 0
0 1
1 0
1 1
QA0
QA1
QA2
QA3
REF_IN
XTAL1
OSC
XTAL2
0
1
PLL
0
1
÷4
÷6
÷12
FB_IN
QB0
QB1
QB2
QB3
PLL_SEL
0 0
0 1
1 0
1 1
D_SELB1
D_SELB0
÷12
÷16
÷20
÷24
0 0
0 1
1 0
1 1
REF_OUT
Fb_out分别
FBDIV_SEL1
FBDIV_SEL0
MR
87608AYI
www.icst.com/products/hiperclocks.html
2
REV 。 B 2005年3月11日
集成
电路
系统公司
ICS87608I
L
OW
V
oltage
/L
OW
S
KEW
， 1 ： 8的PCI / PCI -X
Z
ERO
D
ELAY
C
LOCK
G
enerator
TYPE
产量
动力
动力
输入
描述
银行时钟输出。 15
Ω
典型的输出阻抗。
LVCMOS / LVTTL接口电平。
电源接地。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2,
4, 5
3, 16, 22
6, 32
7
8,
9,
10,
11
12,
13
14
15
17
18
19, 25
20, 21,
23, 24
26
27
28
29, 30
31
名字
QA0 ， QA1 ，
QA2 ， QA3
GND
V
DDOA
MR
DIV_SELA0,
DIV_SELA1,
DIV_SELB0,
DIV_SELB1
FBDIV_SEL0,
FBDIV_SEL1
V
DD
FB_IN
Fb_out分别
REF_OUT
V
DDOB
QB3 ， QB2 ，
QB1 ， QB0
PLL_SEL
V
DDA
XTAL_SEL
XTAL1,
XTAL2
REF_IN
输出电源引脚银行A输出。
高电平有效复位硕士。当逻辑高电平时，内部分隔
下拉复位造成的输出变为低电平。当逻辑低电平时，内部
分频器和输出被使能。 LVCMOS / LVTTL接口电平。
下拉
如表3中所述选择的时钟输出分频值。
LVCMOS / LVTTL接口电平。
输入
输入
动力
输入
产量
产量
动力
产量
输入
动力
输入
输入
输入
选择的参考时钟输出和反馈输出分频值。
LVCMOS / LVTTL接口电平。
核心供电引脚。
反馈输入到相位检测器，用于产生时钟与
下拉
"zero delay" 。 LVCMOS / LVTTL接口电平。
反馈输出。连接到FB_IN 。 LVCMOS / LVTTL接口电平。
下拉
参考时钟输出。 LVCMOS / LVTTL接口电平。
输出电源引脚， B银行和REF_OUT ， Fb_out分别输出。
B银行的时钟输出。 15
Ω
典型的输出阻抗。
LVCMOS / LVTTL接口电平。
PLL和旁路模式之间进行选择。当HIGH ，选择PLL 。
当低，选择的参考时钟。 LVCMOS / LVTTL接口电平。
模拟电源引脚。请参阅应用注意过滤。
CR振荡器，石英晶体或参考时钟作为PLL之间的选择
引用来源。选择HIGH，当XTAL输入。选择REF_IN
当低。 LVCMOS / LVTTL接口电平。
CR振荡器，石英晶体界面。 XTAL1为输入。 XTAL2为输出。
下拉参考时钟输入。 LVCMOS / LVTTL接口电平。
上拉
上拉
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
C
PD
R
OUT
参数
输入电容
输入上拉电阻
输入下拉电阻
功率耗散电容
（每路输出） ;注1
输出阻抗
V
DD
, V
DDA
, V
DDOX
= 3.465V
V
DD
, V
DDA
= 3.465V; V
DDOX
= 2.625V
15
测试条件
最小典型
4
51
51
9
11
最大
单位
pF
kΩ
kΩ
pF
pF
Ω
V
DDOX
表示V
DDOA
和V
DDOB
.
87608AYI
www.icst.com/products/hiperclocks.html
3
REV 。 B 2005年3月11日
集成
电路
系统公司
ICS87608I
L
OW
V
oltage
/L
OW
S
KEW
， 1 ： 8的PCI / PCI -X
Z
ERO
D
ELAY
C
LOCK
G
enerator
T
ABLE
3A 。
安输出
C
ONTROL
P
IN
F
油膏
T
ABLE
输入
MR
1
0
QA0 ： QA3
低
活跃
输出
QB0 ： QB3 ， Fb_out分别， REF_OUT
低
活跃
T
ABLE
3B 。
操作摄像机
M
ODE
F
油膏
T
ABLE
输入
PLL_SEL
0
1
经营模式
绕行
PLL
T
ABLE
3C 。我PLL
NPUT
F
油膏
T
ABLE
输入
XTAL_SEL
0
1
PLL输入
REF_IN
晶振
T
ABLE
3D 。
ONTROL
F
油膏
T
ABLE
输入
FBDIV_
SEL1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
FBDIV_
SEL0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B组
B组
银行
银行
输出
PLL_SEL = 1
div_
SELA0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
参考
频率
范围（MHz ）
16.67 - 41.67
16.67 - 41.67
16.67 - 41.67
16.67 - 41.67
12.5 - 31.25
12.5 - 31.25
12.5 - 31.25
12.5 - 31.25
10 - 25
10 - 25
10 - 25
10 - 25
8.33 - 20.83
8.33 - 20.83
8.33 - 20.83
8.33 - 20.83
QX0 ： QX3
x4
x3
x2
x1
x 5.33
x4
x 2.667
x 1.33
x 6.667
x5
x 3.33
x 1.66
x8
x6
x4
x2
频率
QX0 ： QX3
（兆赫）
66.68 - 166.68
50 - 125
33.34 - 83.34
16.67 - 41.67
66.63 - 166.56
50 - 125
33.34 - 83.34
16.63 - 41.56
66.67 - 166.68
50 - 125
33.30 - 83.25
16.60 - 41.50
66.64 - 166.64
50 - 125
33.32 - 83.32
16.66 - 41.66
Fb_out分别
（兆赫）
16.67 - 41.67
16.67 - 41.67
16.67 - 41.67
16.67 - 41.67
12.5 - 31.25
12.5 - 31.25
12.5 - 31.25
12.5 - 31.25
10 - 25
10 - 25
10 - 25
10 - 25
8.33 - 20.83
8.33 - 20.83
8.33 - 20.83
8.33 - 20.83
div_
SELB1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
div_
SELB0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
div_
SELA1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
注：以上的VCO频率范围为所有配置为200MHz至500MHz 。
87608AYI
www.icst.com/products/hiperclocks.html
4
REV 。 B 2005年3月11日
集成
电路
系统公司
ICS87608I
L
OW
V
oltage
/L
OW
S
KEW
， 1 ： 8的PCI / PCI -X
Z
ERO
D
ELAY
C
LOCK
G
enerator
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DDO
+ 0.5V
47.9 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= 3.3V±5%, V
DDOX
= 3.3V±5%
OR
2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDA
V
DDOX
I
DD
I
DDA
I
DDOA
I
DDOB
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
输出电源电流
测试条件
最低
3.135
3.135
3.135
典型
3.3
3.3
3.3
最大
3.465
3.465
3.465
185
15
20
20
单位
V
V
V
mA
mA
mA
mA
V
DDOX
表示V
DDOA
, V
DDOB
.
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDA
= 3.3V±5%, V
DDOX
= 3.3V±5%
OR
2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
参数
MR， DIV_ SELx0 ， DIV_SELx1 ，
FBDIV_SEL0 ， FBDIV_SEL1 ，
输入
高压XTAL_SEL ， FB_IN ， PLL_SEL
REF_IN
MR， DIV_ SELx0 ， DIV_SELx1 ，
FBDIV_SEL0 ， FBDIV_SEL1 ，
输入
低电压XTAL_SEL ， FB_IN ， PLL_SEL
REF_IN
DIV_ SELx0 ， DIV_SELx1 ，
FBDIV_SEL0 ， FBDIV_SEL1 ，
输入
高电流MR， FB_IN
XTAL_SEL ， PLL_SEL
DIV_ SELx0 ， DIV_SELx1 ，
FBDIV_SEL0 ， FBDIV_SEL1 ，
输入
MR， FB_IN
低电流
XTAL_SEL ， PLL_SEL
输出高电压;注1
测试条件
最低
2
2
-0.3
-0.3
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V,
V
IN
= 0V
V
DD
= 3.465V,
V
IN
= 0V
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 2.625V
-5
-150
2.6
1.8
0.5
典型
最大
V
DD
+ 0.3
V
DD
+ 0.3
0.8
1.3
150
5
单位
V
V
V
V
A
A
A
A
V
V
V
V
IH
V
IL
I
IH
I
IL
V
OH
输出低电压;注1
V
OL
注1 ：输出端接50
Ω
到V
DDOX
/ 2 。参见参数测量信息科
"3.3V输出负载测试Circuit" 。
87608AYI
www.icst.com/products/hiperclocks.html
5
REV 。 B 2005年3月11日
QQ：2881677436 复制
