集成
电路
系统公司
ICS874005
PCI ê
XPRESS
J
伊特尔
A
TTENUATOR
F
EATURES
五差分LVDS输出的双
一个差分时钟输入
CLK和NCLK支持以下输入类型：
LVPECL ， LVDS ， LVHSTL ， SSTL ， HCSL
输出频率范围： 98MHZ - 160MHz的
输入频率范围： 98MHZ - 128MHz
VCO范围： 490MHz - 640MHz
周期到周期抖动： 30PS （最大值）
工作电压3.3V
3带宽模式允许系统设计者使
抖动衰减/跟踪歪斜的设计权衡
0 ° C至70 ° C的环境工作温度
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS874005是一种高性能Diff-
erential至LVDS抖动衰减器设计
HiPerClockS
在PCI Express的系统使用。在某些PCI
快车系统，如那些在发现
台式电脑，在PCI Express时钟
从低带宽的产生，高相位噪声PLL
频率合成器。在这些系统中，抖动衰减器
可能需要以衰减高频无规和
来自PLL合成器的确定性抖动分量
与从系统板。该ICS874005有3个PLL
带宽模式：在200kHz和400kHz ， 800kHz的和。该
200kHz的模式将提供最大的抖动衰减，但
具有较高的PLL跟踪偏移和扩频
从主板合成调制可以是
衰减。在400kHz的提供了一个中间的带宽
可以很容易地追踪三角形轮廓蔓延，而
提供良好的抖动衰减。在800kHz的带宽
提供最佳的跟踪偏差，并会把最泛滥
配置文件，但抖动衰减不会不如
低带宽模式。因为一些为2.5Gb SERDES有
X20乘数，而另一些则不是X25乘数，则
1模式或5/4乘法模式： 874005可以为1设置
（即100MHz的输入/输出的125MHz ）使用F_SEL引脚。
IC
S
PLL B
ANDWIDTH
BW_SEL
0 = PLL带宽： 200kHz的
浮= PLL带宽： 400kHz的（默认）
1 = PLL带宽： 800kHz的
该ICS874005使用ICS 3
rd
代FemtoClock
TM
PLL技术才达到的尽可能低的相位噪声。
该器件采用24引脚TSSOP封装，
因此非常适合在空间受限的应用
如PCI Express附加卡。
B
LOCK
D
IAGRAM
OEA下拉
F_SELA下拉
BW_SEL浮动
0 = 200kHz的
浮= 400kHz的
1 = 800kHz的
CLK下拉
NCLK上拉
QA0
F_SELA
0 ÷5
（默认）
1 ÷4
P
IN
A
SSIGNMENT
nQB2
nQA1
QA1
V
DDO
QA0
nQA0
MR
BW_SEL
V
DDA
F_SELA
V
DD
OEA
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
QB2
V
DDO
QB1
nQB1
QB0
nQB0
F_SELB
OEB
GND
GND
NCLK
CLK
nQA0
QA1
相
探测器
VCO
490 - 640MHz
nQA1
QB0
F_SELB
0 ÷5
（默认）
1 ÷4
nQB0
QB1
nQB1
QB2
nQB2
M = ÷5
（FI固定的）
ICS874005
24引脚TSSOP
4.40毫米X 7.8毫米X 0.92毫米
包体
F_SELB下拉
MR下拉
OEB上拉
874005AG
G封装
顶视图
www.icst.com/products/hiperclocks.html
1
REV 。一2006年1月25日
集成
电路
系统公司
ICS874005
PCI ê
XPRESS
J
伊特尔
A
TTENUATOR
TYPE
产量
产量
动力
产量
产量
输入
描述
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
输出电源引脚。
差分输出对。 LVDS接口的水平。
INVER婷差分反馈输出。
高电平有效复位硕士。当逻辑高电平时，内部分隔为
复位造成真正的输出（ nQx ）变低和INVER泰德输出
下拉
（ QX ）变高。当逻辑低电平时，内部分隔和输出
被启用。 LVCMOS / LVTTL接口电平。
上拉/
PLL带宽投入。请参阅表3B 。
下拉
模拟电源引脚。
频率选择引脚QAx / nQAx输出。
下拉
LVCMOS / LVTTL接口电平。
核心供电引脚。
输出使能引脚QA引脚。高电平时， QAx / nQAx输出
活跃的。当低时， QAx / nQAx输出处于高阻抗
上拉
状态。 LVCMOS / LVTTL接口电平。
下拉非INVER婷差分时钟输入。
上拉
INVER婷差分时钟输入。
电源接地。
输出使能引脚QB引脚。高电平时， QBX / nQBx输出
上拉
活跃的。当低时， QBX / nQBx输出处于高阻抗
状态。 LVCMOS / LVTTL接口电平。
频率选择引脚QBX / nQBx输出。
下拉
LVCMOS / LVTTL接口电平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 24
2, 3
4, 23
5, 6
6
7
名字
nQB2 ， QB2
nQA1 ， QA1
V
DDO
QA0 ， nQA0
nFB_OUT
MR
8
9
10
11
12
13
14
15, 16
17
18
19, 20
21, 22
BW_SEL
V
DDA
F_SELA
V
DD
奥斯特
CLK
NCLK
GND
OEB
F_SELB
nQB0 ， QB0
nQB1 ， QB1
输入
动力
输入
动力
输入
输入
输入
动力
输入
输入
产量
产量
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
T
ABLE
3A 。
安输出
E
NABLE
F
油膏
T
ABLE
输入
OEA / OEB
0
1
成为HiZ
启用
输出
QAx / nQAx
QBX / nQBx
成为HiZ
启用
T
ABLE
3B 。 PLL B
ANDWIDTH
/ PLL B
YPASS
C
ONTROL
输入
PLL_BW
0
1
FL燕麦
PLL
带宽
~200kHz
~800kHz
~400kHz
REV 。一2006年1月25日
874005AG
www.icst.com/products/hiperclocks.html
2
集成
电路
系统公司
ICS874005
PCI ê
XPRESS
J
伊特尔
A
TTENUATOR
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DDO
+ 0.5V
70 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
3.135
3.135
3.135
典型
3. 3
3. 3
3.3
最大
3.465
3.465
3.465
85
15
115
单位
V
V
V
mA
mA
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
V
IH
输入高电压
OEA ， OEB ， MR，
F_SELA ， F_SELB
BW_SEL
V
IL
V
IM
I
IH
输入低电压
输入端电压
输入高电流
OEA ， OEB ， MR，
F_SELA ， F_SELB
BW_SEL
BW_SEL
OEA ， OEB
F_SELA ， F_SELB
MR， BW_SEL
BW_SEL ，
OEA ， OEB
先生，
F_SELA ， F_SELB
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-150
-5
V
DD
/2 - 0.1
测试条件
最低
2
V
DD
- 0.4
-0.3
0.8
0.4
V
DD
/2 + 0.1
5
150
典型
最大
V
DD
+ 0.3
单位
V
V
V
V
V
A
A
A
A
I
IL
输入低电平电流
874005AG
www.icst.com/products/hiperclocks.html
3
REV 。一2006年1月25日
集成
电路
系统公司
ICS874005
PCI ê
XPRESS
J
伊特尔
A
TTENUATOR
测试条件
CLK
NCLK
CLK
NCLK
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
-150
0.15
1.3
V
DD
- 0.85
V
V
5
15 0
A
最低
典型
最大
15 0
单位
A
T
ABLE
4C 。
。微分
DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
峰 - 峰值输入电压
V
CMR
共模输入电压;注： 1 ， 2
GND + 0.5
注1 ：共模电压定义为V
IH
.
注2 ：对于单端应用，最大输入电压为CLK ， NCLK为V
DD
+ 0.3V.
T
ABLE
4D 。 LVDS DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
OD
Δ
V
OD
V
OS
Δ
V
OS
参数
差分输出电压
V
OD
幅度变化
失调电压
V
OS
幅度变化
1.2
1.35
测试条件
最低
275
典型
375
最大
485
50
1.5
50
单位
mV
mV
V
mV
T
ABLE
5. AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
f
最大
t
JIT （ CC ）
t
SK （ O）
t
R
/ t
F
参数
输出频率
周期到周期抖动，注1
输出偏斜;注2 ， 3
输出上升/下降时间
20 ％至80％
300
测试条件
最低
98
15
典型
最大
160
30
90
550
52
单位
兆赫
ps
ps
ps
%
ODC
输出占空比
48
注1 ：此参数定义符合JEDEC标准65 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注3 ：这些参数由特性保证。在生产中测试。
874005AG
www.icst.com/products/hiperclocks.html
4
REV 。一2006年1月25日
集成
电路
系统公司
ICS874005
PCI ê
XPRESS
J
伊特尔
A
TTENUATOR
P
ARAMETER
M
EASUREMENT
I
载文信息
V
DD,
V
DDO
V
DDA
V
DD
3.3V±5%
电源
浮GND
+
–
Qx
范围
NCLK
V
PP
LVDS
nQx
交叉点
V
CMR
CLK
GND
3.3V LVDS
安输出
L
OAD
AC牛逼
美东时间
C
IRCUIT
nQA0 ， nQA1
nQB0 ： nQB2
QA0 ， QA1
QB0 ： QB2
D
。微分
I
NPUT
L
伊维尔基尼
nQx
Qx
t
JIT （ CC ） =
t
周期n -
t
周期n + 1个
1000次
C
YCLE
-
TO
-C
YCLE
J
伊特尔
80%
时钟
输出
20%
t
R
t
F
O
安输出
R
ISE
/F
所有
T
IME
V
DD
OUT
DC输入
LVDS
100
V
OD
/Δ V
OD
OUT
OUT
V
OS
/Δ V
OS
D
。微分
O
安输出
V
oltage
S
ETUP
874005AG
O
FFSET
V
oltage
S
ETUP
www.icst.com/products/hiperclocks.html
5
REV 。一2006年1月25日
t
周期n
t
周期
n+1
NQY
Qy
TSK （ O）
O
安输出
S
KEW
nQA0 ， nQA1
nQB0 ： nQB2
80%
V
SW I N G -
20%
QA0 ， QA1
QB0 ： QB2
t
PW
t
期
ODC =
t
PW
t
期
x 100%
O
安输出
D
UTY
C
YCLE
/P
ULSE
W
ID
/P
ERIOD
V
DD
OUT
DC输入
LVDS
集成
电路
系统公司
ICS874005
PCI ê
XPRESS
J
伊特尔
A
TTENUATOR
F
EATURES
五差分LVDS输出的双
一个差分时钟输入
CLK和NCLK支持以下输入类型：
LVPECL ， LVDS ， LVHSTL ， SSTL ， HCSL
输出频率范围： 98MHZ - 160MHz的
输入频率范围： 98MHZ - 128MHz
VCO范围： 490MHz - 640MHz
周期到周期抖动： 30PS （最大值）
工作电压3.3V
3带宽模式允许系统设计者使
抖动衰减/跟踪歪斜的设计权衡
0 ° C至70 ° C的环境工作温度
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS874005是一种高性能Diff-
erential至LVDS抖动衰减器设计
HiPerClockS
在PCI Express的系统使用。在某些PCI
快车系统，如那些在发现
台式电脑，在PCI Express时钟
从低带宽的产生，高相位噪声PLL
频率合成器。在这些系统中，抖动衰减器
可能需要以衰减高频无规和
来自PLL合成器的确定性抖动分量
与从系统板。该ICS874005有3个PLL
带宽模式：在200kHz和400kHz ， 800kHz的和。该
200kHz的模式将提供最大的抖动衰减，但
具有较高的PLL跟踪偏移和扩频
从主板合成调制可以是
衰减。在400kHz的提供了一个中间的带宽
可以很容易地追踪三角形轮廓蔓延，而
提供良好的抖动衰减。在800kHz的带宽
提供最佳的跟踪偏差，并会把最泛滥
配置文件，但抖动衰减不会不如
低带宽模式。因为一些为2.5Gb SERDES有
X20乘数，而另一些则不是X25乘数，则
1模式或5/4乘法模式： 874005可以为1设置
（即100MHz的输入/输出的125MHz ）使用F_SEL引脚。
IC
S
PLL B
ANDWIDTH
BW_SEL
0 = PLL带宽： 200kHz的
浮= PLL带宽： 400kHz的（默认）
1 = PLL带宽： 800kHz的
该ICS874005使用ICS 3
rd
代FemtoClock
TM
PLL技术才达到的尽可能低的相位噪声。
该器件采用24引脚TSSOP封装，
因此非常适合在空间受限的应用
如PCI Express附加卡。
B
LOCK
D
IAGRAM
OEA下拉
F_SELA下拉
BW_SEL浮动
0 = 200kHz的
浮= 400kHz的
1 = 800kHz的
CLK下拉
NCLK上拉
QA0
F_SELA
0 ÷5
（默认）
1 ÷4
P
IN
A
SSIGNMENT
nQB2
nQA1
QA1
V
DDO
QA0
nQA0
MR
BW_SEL
V
DDA
F_SELA
V
DD
OEA
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
QB2
V
DDO
QB1
nQB1
QB0
nQB0
F_SELB
OEB
GND
GND
NCLK
CLK
nQA0
QA1
相
探测器
VCO
490 - 640MHz
nQA1
QB0
F_SELB
0 ÷5
（默认）
1 ÷4
nQB0
QB1
nQB1
QB2
nQB2
M = ÷5
（FI固定的）
ICS874005
24引脚TSSOP
4.40毫米X 7.8毫米X 0.92毫米
包体
F_SELB下拉
MR下拉
OEB上拉
874005AG
G封装
顶视图
www.icst.com/products/hiperclocks.html
1
REV 。一2006年1月25日
集成
电路
系统公司
ICS874005
PCI ê
XPRESS
J
伊特尔
A
TTENUATOR
TYPE
产量
产量
动力
产量
产量
输入
描述
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
输出电源引脚。
差分输出对。 LVDS接口的水平。
INVER婷差分反馈输出。
高电平有效复位硕士。当逻辑高电平时，内部分隔为
复位造成真正的输出（ nQx ）变低和INVER泰德输出
下拉
（ QX ）变高。当逻辑低电平时，内部分隔和输出
被启用。 LVCMOS / LVTTL接口电平。
上拉/
PLL带宽投入。请参阅表3B 。
下拉
模拟电源引脚。
频率选择引脚QAx / nQAx输出。
下拉
LVCMOS / LVTTL接口电平。
核心供电引脚。
输出使能引脚QA引脚。高电平时， QAx / nQAx输出
活跃的。当低时， QAx / nQAx输出处于高阻抗
上拉
状态。 LVCMOS / LVTTL接口电平。
下拉非INVER婷差分时钟输入。
上拉
INVER婷差分时钟输入。
电源接地。
输出使能引脚QB引脚。高电平时， QBX / nQBx输出
上拉
活跃的。当低时， QBX / nQBx输出处于高阻抗
状态。 LVCMOS / LVTTL接口电平。
频率选择引脚QBX / nQBx输出。
下拉
LVCMOS / LVTTL接口电平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 24
2, 3
4, 23
5, 6
6
7
名字
nQB2 ， QB2
nQA1 ， QA1
V
DDO
QA0 ， nQA0
nFB_OUT
MR
8
9
10
11
12
13
14
15, 16
17
18
19, 20
21, 22
BW_SEL
V
DDA
F_SELA
V
DD
奥斯特
CLK
NCLK
GND
OEB
F_SELB
nQB0 ， QB0
nQB1 ， QB1
输入
动力
输入
动力
输入
输入
输入
动力
输入
输入
产量
产量
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
T
ABLE
3A 。
安输出
E
NABLE
F
油膏
T
ABLE
输入
OEA / OEB
0
1
成为HiZ
启用
输出
QAx / nQAx
QBX / nQBx
成为HiZ
启用
T
ABLE
3B 。 PLL B
ANDWIDTH
/ PLL B
YPASS
C
ONTROL
输入
PLL_BW
0
1
FL燕麦
PLL
带宽
~200kHz
~800kHz
~400kHz
REV 。一2006年1月25日
874005AG
www.icst.com/products/hiperclocks.html
2
集成
电路
系统公司
ICS874005
PCI ê
XPRESS
J
伊特尔
A
TTENUATOR
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DDO
+ 0.5V
70 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
3.135
3.135
3.135
典型
3. 3
3. 3
3.3
最大
3.465
3.465
3.465
85
15
115
单位
V
V
V
mA
mA
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
V
IH
输入高电压
OEA ， OEB ， MR，
F_SELA ， F_SELB
BW_SEL
V
IL
V
IM
I
IH
输入低电压
输入端电压
输入高电流
OEA ， OEB ， MR，
F_SELA ， F_SELB
BW_SEL
BW_SEL
OEA ， OEB
F_SELA ， F_SELB
MR， BW_SEL
BW_SEL ，
OEA ， OEB
先生，
F_SELA ， F_SELB
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-150
-5
V
DD
/2 - 0.1
测试条件
最低
2
V
DD
- 0.4
-0.3
0.8
0.4
V
DD
/2 + 0.1
5
150
典型
最大
V
DD
+ 0.3
单位
V
V
V
V
V
A
A
A
A
I
IL
输入低电平电流
874005AG
www.icst.com/products/hiperclocks.html
3
REV 。一2006年1月25日
集成
电路
系统公司
ICS874005
PCI ê
XPRESS
J
伊特尔
A
TTENUATOR
测试条件
CLK
NCLK
CLK
NCLK
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
-150
0.15
1.3
V
DD
- 0.85
V
V
5
15 0
A
最低
典型
最大
15 0
单位
A
T
ABLE
4C 。
。微分
DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
峰 - 峰值输入电压
V
CMR
共模输入电压;注： 1 ， 2
GND + 0.5
注1 ：共模电压定义为V
IH
.
注2 ：对于单端应用，最大输入电压为CLK ， NCLK为V
DD
+ 0.3V.
T
ABLE
4D 。 LVDS DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
OD
Δ
V
OD
V
OS
Δ
V
OS
参数
差分输出电压
V
OD
幅度变化
失调电压
V
OS
幅度变化
1.2
1.35
测试条件
最低
275
典型
375
最大
485
50
1.5
50
单位
mV
mV
V
mV
T
ABLE
5. AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
f
最大
t
JIT （ CC ）
t
SK （ O）
t
R
/ t
F
参数
输出频率
周期到周期抖动，注1
输出偏斜;注2 ， 3
输出上升/下降时间
20 ％至80％
300
测试条件
最低
98
15
典型
最大
160
30
90
550
52
单位
兆赫
ps
ps
ps
%
ODC
输出占空比
48
注1 ：此参数定义符合JEDEC标准65 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注3 ：这些参数由特性保证。在生产中测试。
874005AG
www.icst.com/products/hiperclocks.html
4
REV 。一2006年1月25日
集成
电路
系统公司
ICS874005
PCI ê
XPRESS
J
伊特尔
A
TTENUATOR
P
ARAMETER
M
EASUREMENT
I
载文信息
V
DD,
V
DDO
V
DDA
V
DD
3.3V±5%
电源
浮GND
+
–
Qx
范围
NCLK
V
PP
LVDS
nQx
交叉点
V
CMR
CLK
GND
3.3V LVDS
安输出
L
OAD
AC牛逼
美东时间
C
IRCUIT
nQA0 ， nQA1
nQB0 ： nQB2
QA0 ， QA1
QB0 ： QB2
D
。微分
I
NPUT
L
伊维尔基尼
nQx
Qx
t
JIT （ CC ） =
t
周期n -
t
周期n + 1个
1000次
C
YCLE
-
TO
-C
YCLE
J
伊特尔
80%
时钟
输出
20%
t
R
t
F
O
安输出
R
ISE
/F
所有
T
IME
V
DD
OUT
DC输入
LVDS
100
V
OD
/Δ V
OD
OUT
OUT
V
OS
/Δ V
OS
D
。微分
O
安输出
V
oltage
S
ETUP
874005AG
O
FFSET
V
oltage
S
ETUP
www.icst.com/products/hiperclocks.html
5
REV 。一2006年1月25日
t
周期n
t
周期
n+1
NQY
Qy
TSK （ O）
O
安输出
S
KEW
nQA0 ， nQA1
nQB0 ： nQB2
80%
V
SW I N G -
20%
QA0 ， QA1
QB0 ： QB2
t
PW
t
期
ODC =
t
PW
t
期
x 100%
O
安输出
D
UTY
C
YCLE
/P
ULSE
W
ID
/P
ERIOD
V
DD
OUT
DC输入
LVDS
QQ：2881677436 复制
