集成
电路
系统公司
L
OW
S
KEW
÷1, ÷2
C
LOCK
G
enerator
F
EATURES
?? 20 LVCMOS输出， 7Ω典型的输出阻抗
1 LVCMOS时钟输入
最大输出频率高达250MHz的
??银行能逻辑允许停用未使用的银行
在减少扇出的应用
输出偏斜： 250PS （最大值）
部件到部件的偏斜： 600 ps的（最大）
银行歪斜： 200PS （最大值）
多频率偏差：为300ps （最大）
?? 3.3V或3.3V混合输入， 2.5V输出工作
供应模式
0 ° C至70 ° C的环境工作温度
??可根据要求提供其他鸿沟值
ICS8701
G
ENERAL
D
ESCRIPTION
该ICS8701是一种低歪斜， ÷ 1 ， ÷ 2时钟Gen-
员和HiPerClockS的成员
HiPerClockS
系列高性能时钟解决方案
从ICS 。低阻抗LVCMOS输出
看跌期权是专为驱动50Ω串联或杆
等位基因端接的传输线。有效能扇出
从20提高到40 ，利用的能力
输出驱动两个串联端接线路。
,&6
除法选择输入， DIV_SELx ，控制输出频率
昆西各银行。该输出可以被利用在÷ 1 ，
÷ 2或÷ 1 ÷2模式的组合。该银行启用
输入BANK_EN0 ： 1，支持启用和禁用每个
单独输出库。主复位输入，核磁共振/
OE ，复位内部分频器也CON-
trols所有输出的有功和高阻抗状态。
该ICS8701的特点是在3.3V和3.3V混合输入
电源和2.5V输出电源工作模式。保证
银行，产量和部件到部件歪斜的特点使
ICS8701适合那些时钟分配DE-应用
朱古力定义良好的性能和可重复性。
B
LOCK
D
IAGRAM
CLK
÷1
÷2
DIV_SELA
1
QB0 - QB4
0
DIV_SELB
1
QC0 - QC4
0
DIV_SELC
1
QD0 - QD4
0
DIV_SELD
NMR / OE
BANK_EN0
BANK_EN1
银行启用
逻辑
1
QAO - QA4
0
P
IN
A
SSIGNMENT
48 47 46 45 44 43 42 41 40 39 38 37
1
36
2
35
3
34
4
33
5
32
6
31
7
30
8
29
9
28
10
27
11
26
12
25
13 14 15 16 17 18 19 20 21 22 23 24
GND
QB2
GND
QB3
V
DDO
QB4
QC0
V
DDO
QC1
GND
QC2
GND
QC3
V
DDO
QC4
QD0
V
DDO
QD1
GND
QD2
GND
QD3
V
DDO
QD4
ICS8701
QB1
V
DDO
QB0
QA4
V
DDO
QA3
GND
QA2
GND
QA1
V
DDO
QA0
8701CY
www.icst.com/products/hiperclocks.html
1
DIV_SELA
DIV_SELB
CLK
GND
V
DD
BANK_EN0
GND
BANK_EN1
V
DD
NMR / OE
DIV_SELC
DIV_SELD
采用48引脚LQFP
采用7mm x 7mm X 1.4毫米
Y封装
顶视图
REV 。 B 2001年8月2日
集成
电路
系统公司
L
OW
S
KEW
÷1, ÷2
C
LOCK
G
enerator
TYPE
动力
描述
输出电源引脚。连接到3.3V或2.5V 。
ICS8701
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
2, 5,
11, 26,
32, 35,
41, 44
7, 9, 18,
21, 28, 30,
37, 39, 46,
48
16, 20
25, 27,
29,
31, 33
34, 36,
38,
40, 42
43, 45,
47,
1, 3
4, 6,
8,
10, 12
22
13
14
23
24
17, 19
15
名字
V
DDO
GND
V
DD
QA0 ， QA1 ，
QA2,
QA3 ， QA4
QB0 ， QB1 ，
QB2,
QB3 ， QB4
QC0 ， QC1 ，
QC2,
QC3 ， QC4
QD0 ， QD1 ，
QD2,
QD 3 ， QD4
CLK
DIV_SELD
DIV_SELC
DIV_SELB
DIV_SELA
BANK_EN1,
BANK_EN0
NMR / OE
动力
动力
产量
电源接地。连接到地面。
正电源引脚。连接到3.3V 。
银行A输出。 LVCMOS接口电平。
7
W
典型的输出阻抗。
B银行的输出。 LVCMOS接口电平。
7
W
典型的输出阻抗。
C银行输出。 LVCMOS接口电平。
7
W
典型的输出阻抗。
组D输出。 LVCMOS接口电平
7
W
典型的输出阻抗。
下拉LVCMOS / LVTTL时钟输入。
控制分频为组D输出。
上拉
LVCMOS接口电平。
控制分频为C银行的输出。
上拉
LVCMOS接口电平。
控制分频的银行B输出。
上拉
LVCMOS接口电平。
控制频分银行A输出。
上拉
LVCMOS接口电平。
上拉
上拉
启用和银行禁止输出。 LVCMOS接口电平。
主复位和输出使能。启用和禁用所有输出。
LVCMOS接口电平。
产量
产量
产量
输入
输入
输入
输入
输入
输入
输入
8701CY
www.icst.com/products/hiperclocks.html
2
REV 。 B 2001年8月2日
集成
电路
系统公司
L
OW
S
KEW
÷1, ÷2
C
LOCK
G
enerator
测试条件
最小典型
最大
4
4
51
51
V
DD
, V
DDO
= 3.465V
V
DD
= 3.465V,
V
DDO
= 2.625V
7
K
W
pF
pF
单位
pF
ICS8701
T
ABLE
2. P
IN
C
极特
符号
参数
CLK
DIV_SELA ， DIV_SELB ，
输入电容DIV_SELC ， DIV_SELD ，
BANK_EN0 ， NMR / OE ，
BANK_EN1,
输入上拉电阻
输入下拉电阻
功率耗散电容
（每路输出）
输出阻抗
C
IN
R
上拉
R
下拉
C
PD
R
OUT
K
W
W
T
ABLE
3. F
油膏
T
ABLE
输入
NMR / OE
0
1
1
1
1
1
1
1
1
BANK_EN1
X
0
1
0
1
0
1
0
1
BANK_EN0
X
0
0
1
1
0
0
1
1
DIV_SELx
X
0
0
0
0
1
1
1
1
QA0 - QA4
喜
活跃
活跃
活跃
活跃
活跃
活跃
活跃
活跃
QB0 - QB4
喜
喜
活跃
活跃
活跃
喜
活跃
活跃
活跃
输出
QC0 - QC4
喜
喜
喜
活跃
活跃
喜
喜
活跃
活跃
QD0 - QD4
喜
喜
喜
喜
活跃
喜
喜
喜
活跃
Qx
频率
零
fIN/2
fIN/2
fIN/2
fIN/2
鳍
鳍
鳍
鳍
8701CY
www.icst.com/products/hiperclocks.html
3
REV 。 B 2001年8月2日
集成
电路
系统公司
L
OW
S
KEW
÷1, ÷2
C
LOCK
G
enerator
4.6V
-0.5V到V
DD
+ 0.5V
-0.5V到V
DDO
+ 0.5V
47.9 ℃/ W（ 0lfpm ）
-65 ℃150 ℃的
ICS8701
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DDX
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
超出上述绝对最大额定值强调可能会造成永久性损坏设备。这些评级
有压力
规格而已。产品在这些条件下的功能操作
超出或任何条件
在上市
DC特性
or
AC特性
是不是暗示。暴露在绝对最大额定值条件下，
长时间可能会影响产品的可靠性。
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
=0°C
TO
70°C
符号
V
DD
V
DDO
I
DD
参数
正电源电压
输出电源电压
静态电源电流
测试条件
最低
3.135
3.135
典型
3.3
3.3
最大
3.465
3.465
95
单位
V
V
mA
V
DD
= V
IH
= 3.465V
V
IL
= 0V
T
ABLE
4B 。 LVCMOS DC
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
=0°C
TO
70°C
符号
参数
输入
高压
DIV_SELA ， DIV_SELB ，
DIV_SELC ， DIV_SELD ，
BANK_EN0 ， BANK_EN1 ，
NMR / OE
CLK
DIV_SELA ， DIV_SELB ，
DIV_SELC ， DIV_SELD ，
BANK_EN0 ， BANK_EN1 ，
NMR / OE
LK
DIV_SELA ， DIV_SELB ，
DIV_SELC ， DIV_SELD ，
BANK_EN0 ， BANK_EN1 ，
NMR / OE
CLK
DIV_SELA ， DIV_SELB ，
DIV_SELC ， DIV_SELD ，
BANK_EN0 ， BANK_EN1 ，
NMR / OE
CLK
测试条件
最低
2
2
V
DD
= 3.465V
V
DD
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= V
DDO
= 3.135V
I
OH
= -36mA
V
DD
= V
DDO
= 3.135V
I
OL
= 36毫安
-150
-5
2.6
0.5
-0.3
-0.3
典型
最大
3.8
3.8
0.8
1.3
5
150
单位
V
V
V
V
A
A
A
A
V
V
V
IH
V
IL
输入
低电压
I
IH
输入
HIGH CURRENT
I
IL
输入
低电流
V
OH
V
OL
输出高电压
输出低电压
8701CY
www.icst.com/products/hiperclocks.html
4
REV 。 B 2001年8月2日
集成
电路
系统公司
L
OW
S
KEW
÷1, ÷2
C
LOCK
G
enerator
测试条件
0MHZ
f
200MHz
测量边缘亚视上涨
DDO
/2
测量边缘亚视上涨
DDO
/2
测量边缘亚视上涨
DDO
/2
测量边缘亚视上涨
DDO
/2
30 ％至70％
30 ％至70％
0MHZ
f
200MHz
F = 200MHz的
280
280
tCYCLE/2
- 0.5
2
最低
2.2
典型
最大
250
3.4
200
250
300
600
850
850
tCYCLE/2
+ 0.5
3
单位
兆赫
ns
ps
ps
ps
ps
ps
ps
ns
ns
ICS8701
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
=0°C
TO
70°C
符号
f
最大
t
PD
参数
最大输入频率
传播延迟;注1
银行倾斜;注2 ，第7
输出偏斜;注3 ，第7
多频偏移;
注4 ，第7
帕吨至帕吨倾斜;注5 ，第7
输出上升时间;注6：
输出下降时间;注6：
输出占空比
t
SK （ B）
t
SK （ O）
t
水库（ w）的
t
SK （PP）的
t
R
t
F
ODC
t
EN
tCYCLE/2
2.5
输出使能时间;
F = 10MHz时
6
ns
注6
输出禁止时间;
F = 10MHz时
6
ns
t
DIS
注6
所有测量参数为200MHz ，除非另有说明。
注1 ：从输入到输出交叉点的50％的点测得的。
注2 ：在相同的电源电压，并以同样的负载条件定义为扭曲的产出银行内。
注3 ：定义为输出偏斜跨银行在相同的电源电压，并以同样的负载条件。
注4 ：定义为输出偏斜跨银行在不同频率相同的电源电压下工作
与同等负载条件。
（注5） ：定义为歪斜在不同的设备上输出，在相同的电源电压下操作和间
以同样的负载条件。使用同一类型的每个设备上的输入，输出在交叉点处测量。
注6 ：这些参数由特性保证。在生产中测试。
注7 ：该参数定义符合JEDEC标准65 。
8701CY
www.icst.com/products/hiperclocks.html
5
REV 。 B 2001年8月2日
QQ：2880707522 复制
