集成
电路
系统公司
ICS8701-01
L
OW
S
KEW
1, 2
C
LOCK
G
ENERATOR W
/P
olarity
C
ONTROL
F
EATURES
?? 20 LVCMOS输出， 7Ω典型的输出阻抗
??输出频率高达250 MHz
?? 250PS银行歪斜， 300PS的输出歪斜， 350ps多
频率偏移， 700ps部件到部件歪斜
??可选择的反相和非反相输出端
?? LVCMOS / LVTTL时钟输入
?? LVCMOS / LVTTL控制输入
??银行能逻辑允许停用未使用的银行
在减少扇出的应用
?? 3.3V或3.3V混合输入， 2.5V输出工作
供应模式
?? 48铅低调的QFP （ LQFP ） ，采用7mm x 7mm X 1.4毫米
包体， 0.5毫米封装引线间距
0 ° C至70 ° C的环境工作温度
??可根据要求提供其他鸿沟值
该ICS8701-01是一种低歪斜，
÷1, ÷2
时钟
发生器和HiPerClockS的成员??
HiPerClockS
系列高性能时钟解决方案
从ICS 。低阻抗LVCMOS输出
设计用于驱动50Ω串联或并联之三
及时停止传输线。有效的扇出可以IN-
通过利用输出的能力从20折痕40
驱动两个串联端接线路。
G
ENERAL
D
ESCRIPTION
,&6
除法选择输入， DIV_SELx ，控制输出频率
昆西各银行。该输出可以被利用在÷ 1 ，
÷ 2或÷ 1 ÷2模式的组合。主复位/
输出使能输入，核磁共振/ OE ，复位内部分隔和
控制所有的输出的有功和高阻抗状态。
输出极性的输入， INV0 ： 1 ，控制极（ invert-
荷兰国际集团或各银行的输出同相） 。输出
QA0 - QA4被反相为INV0的每一种组合： 1
输入。反相和非之间的定时关系
在不同频率的反相输出被显示在时序
荷兰国际集团的图表。
该ICS8701-01的特点是在3.3V和3.3V混合IN-
把电源和2.5V输出电源工作模式。瓜尔
银行及担，产量和部件到部件歪斜的特点
使ICS8701-01适合那些时钟分配应用程序
阳离子，要求明确定义的性能和repeatabil-
性。
B
LOCK
D
IAGRAM
÷1
1
0
P
IN
A
SSIGNMENT
GND
QB2
GND
QB3
VDDOB
QB4
QC0
VDDOC
QC1
GND
QC2
GND
LVCMOS_CLK
DIV_SELA
÷2
QAO - QA4
QC3
VDDOC
QC4
QD0
VDDOD
QD1
GND
QD2
GND
QD3
VDDOD
QD4
1
0
QB0 - QB4
DIV_SELB
1
0
QC0 - QC4
DIV_SELC
1
0
QD0 - QD4
48 47 46 45 44 43 42 41 40 39 38 37
1
36
2
35
3
34
4
33
5
32
6
31
7
30
8
29
9
28
10
27
11
26
12
25
13 14 15 16 17 18 19 20 21 22 23 24
ICS8701-01
QB1
VDDOB
QB0
QA4
VDDOA
QA3
GND
QA2
GND
QA1
VDDOA
QA0
DIV_SELD
NMR / OE
INV0
INV1
产量
极性
控制
DIV_SELA
DIV_SELB
LVCMOS_CLK
GND
VDDI
INV0
GND
INV1
VDDI
NMR / OE
DIV_SELC
DIV_SELD
采用48引脚LQFP
Y封装
顶视图
8701-01
www.icst.com
1
REV 。 A - 2000年8月28日
集成
电路
系统公司
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
2, 44
5, 11
26, 32
35, 41
7, 9, 18,
21, 28, 30,
37, 39, 46,
48
16, 20
25, 27, 29,
31, 33
34, 36, 38,
40, 42
43, 45, 47,
1, 3
4, 6, 8,
10, 12
22
13
14
23
24
17, 19
15
名字
VDDOC
VDDOD
VDDOA
VDDOB
GND
VDDI
QA0 ， QA1 ， QA2 ，
QA3 ， QA4
QB0 ， QB1 ， QB2 ，
QB3 ， QB4
QC0 ， QC1 ， QC2 ，
QC3 ， QC4
QD0 ， QD1 ， QD2 ，
QD 3 ， QD4
LVCMOS_CLK
DIV_SELD
DIV_SELC
DIV_SELB
DIV_SELA
INV1 ， INV0
NMR / OE
POW ER
POW ER
POW ER
POW ER
POW ER
POW ER
产量
产量
产量
产量
输入
输入
输入
输入
输入
输入
输入
上拉
上拉
上拉
上拉
上拉
上拉
上拉
TY PE
ICS8701-01
L
OW
S
KEW
1, 2
C
LOCK
G
ENERATOR W
/P
olarity
C
ONTROL
描述
输出C银行的电源。连接到3.3V或2.5V 。
输出组D的电源。连接到3.3V或2.5V 。
输出C银行的电源。连接到3.3V或2.5V 。
输出B银行的电源。连接到3.3V或2.5V 。
地面上。连接到地面。
输入的电源。连接到3.3V 。
银行A输出。 LVCMOS接口电平。 7
典型的输出阻抗。
B银行的输出。 LVCMOS接口电平。 7
典型的输出阻抗。
C银行输出。 LVCMOS接口电平。 7
典型的输出阻抗。
组D输出。 LVCMOS接口电平。 7
典型的输出阻抗。
时钟输入。 LVCMOS接口电平。
控制分频为组D输出。 LVCMOS接口电平。
控制分频为C银行的输出。 LVCMOS接口电平。
控制分频的银行B输出。 LVCMOS接口电平。
控制频分银行A输出。 LVCMOS接口电平。
决定了银行的输出极性。 LVCMOS接口电平。
主复位和输出使能。重置非反相输出为LOW 。套
反相输出为HIGH 。启用和禁用所有输出。 LVCMOS接口
的水平。
T
ABLE
2. P
IN
C
极特
SY mbol
CIN
RPULLUP
CPD
大败
参数
输入电容
输入上拉电阻
POW ER耗散电容
（每路输出）
输出阻抗
VDDI ， VDDOx = 3.465V
VDDI = 3.465V ， VDDOx = 2.625V
7
51
测试条件
最低
皮卡尔TY
最大
单位
pF
K
pF
pF
T
ABLE
3. F
油膏
T
ABLE
输入
NMR / OE
0
1
1
1
1
1
1
1
1
DIV_SELx
X
0
0
0
0
1
1
1
1
INV1
X
0
0
1
1
0
0
1
1
INV0
X
0
1
0
1
0
1
0
1
银行
喜
反相
反相
反相
反相
反相
反相
反相
反相
B组
喜
非反相
反相
反相
反相
非反相
反相
反相
反相
输出
C银行
喜
非反相
非反相
反相
反相
非反相
非反相
反相
反相
组D
喜
非反相
非反相
非反相
反相
非反相
非反相
非反相
反相
QX频率
零
fIN/2
fIN/2
fIN/2
fIN/2
鳍
鳍
鳍
鳍
8701-01
www.icst.com
2
REV 。 A - 2000年8月28日
集成
电路
系统公司
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压
输入
输出
工作环境温度
储存温度
4.6V
ICS8701-01
L
OW
S
KEW
1, 2
C
LOCK
G
ENERATOR W
/P
olarity
C
ONTROL
-0.5V至+ VDDI 0.5V
-0.5V至+ VDDOx 0.5V
0 ° C至70℃
-65 ℃150 ℃的
超出上述绝对最大额定值强调可能会造成永久性损坏设备。这些评级压力
只有规范和产品在这些条件下的功能操作或超越那些在列出的任何条件
直流电气
特征
or
AC电气特性
是不是暗示。暴露在绝对最大额定值条件下工作会
影响产品的可靠性。
T
ABLE
4A 。 DC ê
LECTRICAL
C
极特
,
VDDI = VDDO
X
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
SY mbol
VDDI
VDDOx
VIH
VIL
IIH
IIL
国际直拨电话
VOH
VOL
参数
输入的电源电压
输出的电源电压
输入高电压
输入低电压
输入高电流
输入低电平电流
静态的电源电流
输出高电压
输出低电压
VDDOx = 3.135V
IOH = -36mA
VDDOx = 3.135V
IOL = 36毫安
2.6
0.5
所有除LVCMOS_CLK
LVCMOS_CLK
所有除LVCMOS_CLK
LVCMOS_CLK
VDDI = 3.465V
VDDI = 3.135V
VDDI = VIN = 3.465V
VDDI = VIN = 0V
-150
70
测试条件
最低
3.135
3.135
2
2
-0.3
-0.3
皮卡尔TY
3.3
3.3
最大
3.465
3.465
3.765
3.765
0.8
1.3
5
单位
V
V
V
V
V
V
A
A
mA
V
V
T
ABLE
5A 。 AC ê
LECTRICAL
C
极特
,
VDDI = VDDO
X
= 3.3V ±5％ ，T
A
=0°C
TO
70°C
SY mbol
FMAX
TPLH
的TPH1
TSK （ B）
TSK （ O）
TSK （
ω)
TSK （ PP）
tR
tF
TPW
TEN
参数
测试条件
最大输入频率
传输延迟，低-to -高
传输延时，高至低
银行倾斜;注2：
输出偏斜;注3
多频偏移;注4
部分部分歪斜;注5：
输出上升时间;注6：
输出下降时间;注6：
输出脉冲宽度
输出使能时间;注6：
0MHZ
＆ LT ;
f
＆ LT ;
200MHz
F = 200MHz的
0MHZ
＆ LT ;
f
≤
200MHz
0MHZ
＆ LT ;
f
≤
200MHz
测量时VDDOx / 2下降沿
测量时VDDOx / 2下降沿
测量时VDDOx / 2下降沿
测量时VDDOx / 2下降沿
最低
2.5
2.5
皮卡尔TY
最大
250
3.5
3.5
250
300
350
700
单位
兆赫
ns
ns
ps
ps
ps
ps
ps
ps
ns
ns
ns
150
150
TCY CLE / 2
- 0.5
2
TCY CLE / 2
2.5
700
700
TCY CLE / 2
+ 0.5
3
6
TDI发动机
输出禁止时间;注6：
6
ns
注1 ：在200MHz测量，除非另有说明otherw ISE的所有参数。终止瓦特第i个50所有输出
到VDDOx / 2 。
注2 ：定义为扭曲瓦特ithin的输出，在相同的电源电压和瓦特第i相等负荷条件下的银行。
注3 ：横跨的输出SW瘙痒银行在相同的电源电压以及w i个相等的负荷定义为歪斜在相同的方向
条件。
注4 ：横跨输出SW瘙痒银行在同一方向定义为歪斜以不同频率工作瓦特i个相同的电源
电压和平等的负载条件。
（注5） ：定义为歪斜在不同的输出SW瘙痒在不同设备上的同一方向上以相同的电源电压工作
和W i个相等的负载条件。
注6 ：这些参数由特性保证。在生产中测试。
8701-01
www.icst.com
3
REV 。 A - 2000年8月28日
集成
电路
系统公司
ICS8701-01
L
OW
S
KEW
1, 2
C
LOCK
G
ENERATOR W
/P
olarity
C
ONTROL
测试条件
最低
3.135
2.375
VDDI = 3.465V
VDDI = 3.135V
VDDI = VIN = 3.465V
VDDI = VIN = 0V
VDDI = 3.135V
VDDOx = 2.375V
IOH = -27mA
VDDI = 3.135V
VDDOx = 2.375V
IOL = 27毫安
-150
70
1.8
0.5
2
2
-0.3
-0.3
皮卡尔TY
3.3
2.5
最大
3.465
2.625
3.765
3.765
0.8
1.3
5
单位
V
V
V
V
V
V
A
A
mA
V
V
T
ABLE
4B 。 DC ê
LECTRICAL
C
极特
,
VDDI = 3.3V ±5％， VDDO
X
= 2.5V ±5％ ，T
A
= 0°C
TO
70°C
SY mbol
VDDI
VDDOx
VIH
VIL
IIH
IIL
国际直拨电话
VOH
VOL
参数
输入的电源电压
输出的电源电压
输入高电压
输入低电压
输入高电流
输入低电平电流
静态的电源电流
输出高电压
输出低电压
所有除LVCMOS_CLK
LVCMOS_CLK
所有除LVCMOS_CLK
LVCMOS_CLK
T
ABLE
5B 。 AC ê
LECTRICAL
C
极特
,
性病DI = 3.3V ±5％， VDDO = 2.5V ±5％ ，T
A
= 0°C
TO
70°C
SY mbol
FMAX
TPLH
的TPH1
TSK （ B）
TSK （ O）
TSK （
ω)
TSK （ PP）
tR
tF
TPW
TEN
参数
最大输入频率
传输延迟，低-to -高
传输延时，高至低
银行倾斜;注2：
输出偏斜;注3
多频偏移;注4
部分部分歪斜;注5：
输出上升时间;注6：
输出下降时间;注6：
输出脉冲宽度
输出使能时间;注6：
0MHZ
＆ LT ;
f
＆ LT ;
200MHz
F = 200MHz的
0MHZ
＆ LT ;
f
≤
200MHz
0MHZ
＆ LT ;
f
≤
200MHz
测量时VDDOx / 2下降沿
测量时VDDOx / 2下降沿
测量时VDDOx / 2下降沿
测量时VDDOx / 2下降沿
150
150
TCY CLE / 2
- 0.5
2
TCY CLE / 2
2.5
2.5
2.5
测试条件
最低
皮卡尔TY
最大
250
3.5
3.5
300
300
350
700
720
720
TCY CLE / 2
+ 0.5
3
6
单位
兆赫
ns
ns
ps
ps
ps
ps
ps
ps
ns
ns
ns
TDI发动机
输出禁止时间;注6：
6
ns
注1 ：在200MHz测量，除非另有说明otherw ISE的所有参数。终止瓦特第i个50所有输出
到VDDOx / 2 。
注2 ：定义为扭曲瓦特ithin的输出，在相同的电源电压和瓦特第i相等负荷条件下的银行。
注3 ：横跨的输出SW瘙痒银行在相同的电源电压以及w i个相等的负荷定义为歪斜在相同的方向
条件。
注4 ：横跨输出SW瘙痒银行在同一方向定义为偏移在不同频率上工作的瓦特i个相同的电源
电压和平等的负载条件。
（注5） ：定义为歪斜在不同的输出SW瘙痒在不同设备上的同一方向上以相同的电源电压工作
和W i个相等的负载条件。
注6 ：这些参数由特性保证。在生产中测试。
8701-01
www.icst.com
4
REV 。 A - 2000年8月28日
QQ：2880707522 复制
