低歪曲率，双通道，可编程1 - TO- 2差模
TO- LVDS ， LVPECL扇出缓冲器
ICS854S204I
G
ENERAL
D
ESCRIPTION
该ICS854S204I是一种低歪斜，高性能
双通道，可编程的1到2个差分至LVDS ，
HiPerClockS
LVPECL扇出缓冲器和的一员
HiPerClock S系列高性能时钟
来自IDT的解决方案。该PCLKx ， nPCLKx对可
接受最标准的差分输入级。用的选择
SEL_OUT信号，输出可以被选择为至LVDS或
LVPECL级别。该ICS854S204I的特征在于，操作
无论是从2.5V或3.3V电源。保证输出
投入和银行歪斜特性使ICS854S204I
非常适合那些时钟分配的应用以及苛刻
定义的性能和可重复性。
F
EATURES
两个可编程差分LVDS或LVPECL输出银行
两个差分时钟输入对
PCLKx ， nPCLKx对可以接受以下差异
输入电平： LVDS ， LVPECL ， SSTL ， CML
最大输出频率： 3GHz的
任何转换单端输入信号LVDS电平
与nPCLKx输入电阻偏置
输出偏斜： 15ps （最大）
银行歪斜： 15ps （最大）
传播延迟： 500PS （最大值）
附加相位抖动， RMS ： 0.15ps （典型值）
全3.3V或2.5V电源
-40 ° C至85°C的工作环境温度
可提供无铅（ RoHS指令6 ）包
IC
S
P
OWER
S
UPPLY
C
ONFIGURATION
T
ABLE
3.3V操作
2.5V操作
V
DD
= 3.3V
V
龙头
= NC
V
DD
= 2.5V
V
龙头
= 2.5V
SEL_OUT F
油膏
T
ABLE
SEL_OUT
0
1
输出电平
LVDS
LVPECL
B
LOCK
D
IAGRAM
V
龙头
SEL_OUT
下拉
PCLKa
下拉
nPCLKA
上拉
QA0
nQA0
QA1
nQA1
QB0
nQB0
QB1
nQB1
P
IN
A
SSIGNMENT
PCLKa
nPCLKA
QA0
nQA0
QA1
nQA1
V
龙头
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
nPCLKB
PCLKB
QB0
nQB0
QB1
nQB1
V
DD
SEL_OUT
PCLKB
下拉
上拉
nPCLKB
ICS854S204I
16引脚TSSOP
4.4毫米X 5.0毫米X 0.925毫米包体
G封装
顶视图
IDT
/ ICS
LVDS ， LVPECL扇出缓冲器
1
ICS854S204BGI REV 。一个2008年6月4日
ICS854S204I
低歪曲率，双通道， 1到2差分至LVDS ， LVPECL扇出缓冲器
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2
3, 4
5, 6
7
8
9
10
1 1 , 12
13, 14
15
16
名字
PCLKa
nPCLKA
QA0 ， nQA0
QA1 ， nQA1
V
龙头
GND
SEL_OUT
V
DD
nQB1 ， QB1
nQB0 ， QB0
PCLKB
nPCLKB
输入
输入
产量
产量
动力
动力
输入
动力
产量
产量
输入
输入
上拉
下拉
TYPE
上拉
描述
INVER婷差分时钟输入。
差分输出对。 LVDS或LVPECL接口电平。
差分输出对。 LVDS或LVPECL接口电平。
电源引脚。绑到V
DD
对于2.5V操作。
采用3.3V电源工作，不连接。
电源接地。
LVDS或LVPECL输出之间进行选择。
电源引脚。
差分输出对。 LVDS或LVPECL接口电平。
差分输出对。 LVDS或LVPECL接口电平。
下拉非INVER婷差分时钟输入。
INVER婷差分时钟输入。
下拉非INVER婷差分时钟输入。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
1
51
51
最大
单位
pF
kΩ
kΩ
T
ABLE
3. C
LOCK
I
NPUT
F
油膏
T
ABLE
输入
PCLKA或
PCLKB
0
1
0
1
偏见;注1
偏见;注1
nPCLKA或
nPCLKB
1
0
偏见;注1
偏见;注1
0
1
输出
QA0 ， QA1 ，
nQA0 ， nQA1 ，
QB0 ， QB1
nQB0 ， nQB1
高
低
高
低
高
高
低
低
高
低
低
高
输入到输出模式
差分至差分
差分至差分
单端至差分
单端至差分
单端至差分
单端至差分
极性
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
INVER婷
INVER婷
注1 ：请参考应用信息， "Wiring的差分输入接受单端Levels" 。
IDT
/ ICS
LVDS ， LVPECL扇出缓冲器
2
ICS854S204BGI REV 。一个2008年6月4日
ICS854S204I
低歪曲率，双通道， 1到2差分至LVDS ， LVPECL扇出缓冲器
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
输出，我
O
（ LVPECL ）
连续电流
浪涌电流
输出，我
O
（ LVDS ）
连续电流
浪涌电流
4.6V
-0.5V到V
DD
+ 0.5 V
50mA
100mA
注：如果运行条件超出绝对下上市
最大额定值可能每永久性的损坏造成的
装置。这些评价只强调规范。 OP-功能
产品的关合作在这些条件下或超出任何条件
在这些上市
DC特性
or
AC特性
不
暗示。暴露在绝对最大额定值条件为前
往往还会影响产品的可靠性。
10mA
15mA
封装的热阻抗，
θ
JA
92℃ / W （ 0 MPS ）
贮藏温度，T
英镑
（结到环境）
-65 ℃150 ℃的
T
ABLE
4A 。 LVDS P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
I
DD
参数
电源电压
电源电流
测试条件
最低
3.135
典型
3.3
最大
3.465
120
单位
V
mA
T
ABLE
4B 。 LVDS P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
龙头
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
V
龙头
I
DD
I
龙头
参数
电源电压
电源电压
电源电流
电源电流
测试条件
最低
2.375
2.375
典型
2.5
2.5
最大
2.625
2.625
115
5
单位
V
V
mA
mA
T
ABLE
4C 。 LVPECL P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
I
DD
参数
电源电压
电源电流
测试条件
最低
3.135
典型
3.3
最大
3.465
66
单位
V
mA
T
ABLE
4D 。 LVPECL P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
龙头
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
V
龙头
I
DD
I
龙头
参数
电源电压
电源电压
电源电流
电源电流
测试条件
最低
2.375
2.375
典型
2.5
2.5
最大
2.625
2.625
60
5
单位
V
V
mA
mA
IDT
/ ICS
LVDS ， LVPECL扇出缓冲器
3
ICS854S204BGI REV 。一个2008年6月4日
ICS854S204I
低歪曲率，双通道， 1到2差分至LVDS ， LVPECL扇出缓冲器
T
ABLE
4E 。 LVCMOS / LVTTL DC
极特
,
V
DD
= 3.3V±5%
OR
V
DD
= V
龙头
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
SEL_OUT
SEL_OUT
测试条件
V
DD
= 3.3V
V
DD
= 2.625V
V
DD
= 3.3V
V
DD
= 2.625V
V
DD
= V
IN
= 3.465V或2.625V
V
DD
= 3.465V或2.625V ，V
IN
= 0V
-10
最低
2
1.7
-0.3
-0.3
典型
最大
V
CC
+ 0.3
V
CC
+ 0.3
0.8
0.7
150
单位
V
V
V
V
A
A
T
ABLE
4F 。
。微分
DC
极特
,
V
DD
= 3.3V±5%
OR
V
DD
= V
龙头
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
参数
PCLKA ，
PCLKB
I
IH
输入高电流
nPCLKA ，
nPCLKB
PCLKA ，
PCLKB
I
IL
输入低电平电流
nPCLKA ，
nPCLKB
测试条件
V
DD
= V
IN
= 3.465V
或2.625V
V
DD
= 3.465V或2.625V ，
V
IN
= 0V
V
DD
= V
IN
= 3.465V
或2.625V
V
DD
= 3.465V或2.625V ，
V
IN
= 0V
最低
典型
最大
150
10
-10
-150
0.15
GND + 0.5
1.3
V
DD
- 0.85
单位
A
A
A
A
V
V
峰 - 峰值输入电压;注1
共模输入电压;
V
CMR
注1,2
注1 ： V
IL
应不低于-0.3V 。
注2 ：共模电压定义为V
IH
.
V
PP
T
ABLE
4G 。 LVDS DC
极特
,
V
DD
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
OD
Δ
V
OD
V
OS
V
OS
参数
差分输出电压
V
OD
幅度变化
失调电压
V
OS
幅度变化
测试条件
SEL_OUT = 0
SEL_OUT = 0
SEL_OUT = 0
SEL_OUT = 0
1.11
1.25
最低
247
典型
350
最大
454
50
1.38
50
单位
mV
mV
V
mV
注：请参考参数测量信息的输出信息。
T
ABLE
4H 。 LVDS DC
极特
,
V
DD
= V
龙头
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
OD
Δ
V
OD
V
OS
V
OS
参数
差分输出电压
V
OD
幅度变化
失调电压
V
OS
幅度变化
测试条件
SEL_OUT = 0
SEL_OUT = 0
SEL_OUT = 0
SEL_OUT = 0
1.08
1.21
最低
247
典型
350
最大
454
50
1.34
50
单位
mV
mV
V
mV
注：请参考参数测量信息的输出信息。
IDT
/ ICS
LVDS ， LVPECL扇出缓冲器
4
ICS854S204BGI REV 。一个2008年6月4日
ICS854S204I
低歪曲率，双通道， 1到2差分至LVDS ， LVPECL扇出缓冲器
T
ABLE
4I 。 LVPECL DC
极特
,
V
DD
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
V
OH
V
OL
V
摇摆
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
测试条件
SEL_OUT = 1
SEL_OUT = 1
SEL_OUT = 1
最低
V
DD
- 1.3
V
DD
- 2.0
0.6
典型
最大
V
DD
- 0.8
V
DD
- 1.6
0.9
单位
V
V
V
注1 ：输出端接50
Ω
到V
DD
- 2V.
T
ABLE
4J 。 LVPECL DC
极特
,
V
DD
= V
龙头
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
OH
V
OL
V
摇摆
参数
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
测试条件
SEL_OUT = 1
SEL_OUT = 1
SEL_OUT = 1
最低
V
DD
- 1.3
V
DD
- 2.0
0.6
典型
最大
V
DD
- 0.8
V
DD
- 1.55
0.9
单位
V
V
V
注1 ：输出端接50
Ω
到V
DD
- 2V.
T
ABLE
5A 。 LVDS AC - C
极特
,
V
DD
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
输出频率
传播延迟;注1
输出偏斜;注2： 4
银行倾斜;注3，注4
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动节
输出上升/下降时间
为100MHz ，集成范围：
12kHz的 20MHz的
20 ％至80％
测试条件
最低
典型
最大
3
500
15
15
0.15
100
200
单位
GHz的
ps
ps
ps
ps
ps
%
t
PD
t
SK （ O）
t
SK （ B）
t
JIT
t
R
/ t
F
ODC
输出占空比
49
51
所有参数测量为550MHz ，除非另有说明。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
从测得的输出差分交叉点。
注3 ：在相同的电源电压，并以相等的负载条件定义为歪斜的输出一个银行内。
注4 ：该参数定义符合JEDEC标准65 。
T
ABLE
5B 。 LVDS AC - C
极特
,
V
DD
= V
龙头
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
输出频率
传播延迟;注1
输出偏斜;注2： 4
银行倾斜;注3，注4
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动节
输出上升/下降时间
为100MHz ，集成范围：
12kHz的 20MHz的
20 ％至80％
测试条件
最低
典型
最大
3
500
15
15
0.13
100
49
200
51
单位
GHz的
ps
ps
ps
ps
ps
%
t
PD
t
SK （ O）
t
SK （ B）
t
JIT
t
R
/ t
F
ODC
输出占空比
对于Notes ，见上表5A 。
IDT
/ ICS
LVDS ， LVPECL扇出缓冲器
5
ICS854S204BGI REV 。一个2008年6月4日
QQ：2880707522 复制
