集成
电路
系统公司
ICS85411
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVDS F
ANOUT
B
UFFER
F
EATURES
输出2路差分LVDS
1差分CLK ， NCLK时钟输入
CLK ， NCLK对可以接受以下差异
输入电平： LVPECL ， LVDS ， LVHSTL ， SSTL ， HCSL
最大输出频率： 650MHz的
转换任何单端输入信号，以
LVDS电平与NCLK输入电阻偏置
输出偏斜： 20ps的（最大）
部分到部分歪斜： 250PS （最大值）
附加相位抖动， RMS ： 0.05ps （典型值）
传播延迟： 2.5纳秒（最大）
工作电压3.3V
0 ° C至70 ° C的环境工作温度
无铅封装
可应要求提供工业级温度信息
G
ENERAL
D
ESCRIPTION
该ICS85411是一种低歪斜，高性能
1至2个差分至LVDS扇出缓冲器和一个
HiPerClockS
在HiPerClockS 系列高成员
从ICS性能的时钟解决方案。该
CLK ， NCLK对可以接受最标准的differ-
无穷区间输入levels.The ICS85411的特点是能操作
从一个3.3V电源吃。保证输出
帕T-以标准杆吨偏移特性使ICS85411
非常适合那些时钟分配的应用需求 -
荷兰国际集团明确定义的性能和可重复性。
ICS
B
LOCK
D
IAGRAM
CLK
NCLK
Q0
nQ0
Q1
nQ1
P
IN
A
SSIGNMENT
Q0
nQ0
Q1
nQ1
1
2
3
4
8
7
6
5
V
DD
CLK
NCLK
GND
ICS85411
8引脚SOIC
3.90毫米X 4.90毫米X 1.37毫米包体
男包
顶视图
85411AM
www.icst.com/products/hiperclocks.html
1
REV 。 B 2004年6月16日
集成
电路
系统公司
ICS85411
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVDS F
ANOUT
B
UFFER
TYPE
产量
产量
动力
输入
输入
动力
上拉
描述
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
电源接地。
下拉铟（Inver）婷差分时钟输入。
非INVER婷差分时钟输入。
正电源引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 4
5
6
7
8
名字
Q0 ， nQ0
Q1 ， NQ1
GND
NCLK
CLK
V
DD
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
K
K
85411AM
www.icst.com/products/hiperclocks.html
2
REV 。 B 2004年6月16日
集成
电路
系统公司
ICS85411
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVDS F
ANOUT
B
UFFER
4.6V
-0.5V到V
DD
+ 0.5V
10mA
15mA
112.7 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
DD
I
DD
参数
正电源电压
电源电流
测试条件
最低
3.135
典型
3.3
最大
3.465
50
单位
V
mA
T
ABLE
3B 。
。微分
DC
极特
,
V
DD
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
CLK
NCLK
CLK
NCLK
测试条件
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-150
-5
0.15
1.3
V
DD
- 0.85
最低
典型
最大
5
150
单位
A
A
A
A
V
V
峰 - 峰值输入电压
共模输入电压;注： 1 ， 2
0.5
V
CMR
注1 ：共模电压定义为V
IH
.
注2 ：对于单端应用，最大输入电压为CLK ， NCLK为V
DD
+ 0.3V.
T
ABLE
3C 。 LVDS DC
极特
,
V
DD
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
OD
V
OD
V
OS
V
OS
I
关闭
I
OSD
I
OS
V
OH
V
OL
参数
差分输出电压
VOD幅度变化
失调电压
VOS幅度变化
关机泄漏
差分输出肖尔吨短路电流
输出肖尔吨短路电流
输出高电压
输出低电压
0.9
-20
1.125
测试条件
最低
200
典型
280
0
1.25
5
±1
-3.5
-3.5
1.34
1.06
最大
360
40
1.375
25
+20
-5
-5
1.6
单位
mV
mV
V
mV
A
mA
mA
V
V
85411AM
www.icst.com/products/hiperclocks.html
3
REV 。 B 2004年6月16日
集成
电路
系统公司
ICS85411
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVDS F
ANOUT
B
UFFER
测试条件
最低
1.5
典型
最大
650
2.5
20
250
（ 12kHz至20MHz ）
20 ％至80％
> 500MHz的
150
47
0.05
350
53
52
单位
兆赫
ns
ps
ps
ps
ps
%
%
T
ABLE
4. AC - C
极特
,
V
DD
= 3.3V ± 5 ％T
A
= 0°C
TO
70°C
符号参数
f
最大
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动节
输出上升/下降时间
输出占空比
t
PD
t
SK （ O）
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
48
≤
500MHz
所有参数测量≤为650MHz ，除非另有说明。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注4 ：该参数定义符合JEDEC标准65 。
85411AM
www.icst.com/products/hiperclocks.html
4
REV 。 B 2004年6月16日
集成
电路
系统公司
ICS85411
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVDS F
ANOUT
B
UFFER
A
DDITIVE
P
HASE
J
伊特尔
在一个特定的频带内的频谱纯度从基波偏移
心理相比基波的功率被称为
dBc的相位噪声。
此值通常表示用
相位噪声图，是最常在许多特定的情节
应用程序。相位噪声定义为噪声的比值
目前电源在1Hz的乐队在距离乐趣指定的偏移量
damental频率为基波的功率值。这
比表示以分贝（ dBm的）或功率在一个比
0
-10
-20
-30
-40
-50
-60
在1Hz的频带中的根本动力。当重
指定quired偏移，相位噪声被称为
dBc的
值，
这仅仅意味着在dBm的从基波指定的偏移量
精神。通过在频域调查抖动，我们得到了一个
所需要的应用上更好地理解它的作用
信号的整个时间记录。这在数学上是可能的
来计算给定的相位噪声图的预期的误码率。
输入/输出添加剂相位抖动
@ 200MHz的（ 12kHz至20MHz ）
= 0.05ps典型
SSB P
HASE
N
OISE
dBc的/ H
Z
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
100
1k
10k
100k
1M
10M
100M
500M
O
FFSET
F
只读存储器
C
ARRIER
F
Characteristic低频
(H
Z
)
与大多数时序规范，相位噪声测量
有问题。主要问题涉及到的局限性
设备。常的设备的本底噪声是高于
该装置的本底噪声。这上面的说明。 DE-的
副满足所显示的本底噪声，但实际上可以
低。相位噪声取决于输入信号源和
测量设备。
85411AM
www.icst.com/products/hiperclocks.html
5
REV 。 B 2004年6月16日
QQ：2881677436 复制
