集成
电路
系统公司
ICS85408
L
OW
S
KEW
, 1-
TO
-8
D
。微分
-
TO
-LVDS
LOCK
D
ISTRIBUTION
C
HIP
F
EATURES
8路差分LVDS输出
CLK ， NCLK对可以接受以下差异
输入电平： LVPECL ， LVDS ， LVHSTL ， SSTL ， HCSL
最大输出频率： 700MHz的
任何转换差分输入信号（ LVPECL ， LVHSTL ，
SSTL ， HCSL ），以LVDS电平，无需外部偏置网络
任何转换单端输入信号与LVDS
在NCLK输入电阻偏置
多路输出使能输入禁用未使用的输出
在减少扇出的应用
输出偏斜： 50ps的（最大）
部分到部分偏斜： 550ps （最大）
传播延迟： 2.4ns （最大值）
工作电压3.3V
0 ° C至70 ° C的环境工作温度
无铅封装，符合RoHS标准
G
ENERAL
D
ESCRIPTION
该ICS85408是一种低歪斜，高性能
1至8路差分至LVDS时钟分配
HiPerClockS
芯片和HiPerClock 的成员
S
系列高性能时钟解决方案
从ICS 。该ICS85408 CLK ， NCLK对可以AC-
概念最差分输入电平，并将其转换为3.3V
LVDS的输出电平。采用低电压差分
信号（LVDS ） ，该ICS85408提供了一个低功耗，低
噪声，低偏移，点至点的解决方案分发LVDS
时钟信号。
ICS
保证输出部分，以部分偏移进行规范
该ICS85408适合那些要求苛刻的应用程序以及
定义的性能和可重复性。
B
LOCK
D
IAGRAM
OE
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
Q4
nQ4
Q5
nQ5
Q6
nQ6
Q7
nQ7
P
IN
A
SSIGNMENT
nQ6
Q6
nQ5
Q5
nQ4
Q4
nQ3
Q3
nQ2
Q2
nQ1
Q1
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
Q7
nQ7
OE
GND
V
DD
V
DD
GND
V
DD
CLK
NCLK
Q0
nQ0
CLK
NCLK
ICS85408
24引脚， 173 - MIL TSSOP
4.4毫米X 7.8毫米X 0.92毫米体封装
G封装
顶视图
85408BG
www.icst.com/products/hiperclocks.html
1
REV 。一个2005年4月25日
集成
电路
系统公司
ICS85408
L
OW
S
KEW
, 1-
TO
-8
D
。微分
-
TO
-LVDS
LOCK
D
ISTRIBUTION
C
HIP
TYPE
产量
产量
产量
产量
产量
产量
产量
输入
输入
动力
动力
上拉
下拉
描述
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
INVER婷差分时钟输入。
非INVER婷差分时钟输入。
正电源引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 4
5, 6
7, 8
9, 10
11, 12
13, 14
15
16
17, 19, 20
18, 21
名字
nQ6 ， Q6
nQ5 ， Q5
nQ4 ， Q4
nQ3 ， Q3
NQ2 ， Q2
NQ1 ， Q1
nQ0 ， Q0
NCL
CLK
V
DD
GND
电源接地。
输出使能。控制启用和禁用输出
QX ， nQx 。高电平时，输出被激活。当低时，
22
OE
输入
上拉
输出在成为HiZ 。 LVCMOS / LVTTL接口电平。
23, 24
nQ7 ， Q7
产量
差分输出对。 LVDS接口的水平。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
C
PD
参数
输入电容
输入上拉电阻
输入下拉电阻
功率耗散电容
（每路输出）
测试条件
最小典型
4
51
51
4
最大
单位
pF
kΩ
kΩ
pF
T
ABLE
3A 。
ONTROL
I
NPUT
F
油膏
T
ABLE
输入
OE
0
1
喜
活跃
输出
Q0:Q7
nQ0 ： nQ7
成为HiZ
活跃
T
ABLE
3B 。
LOCK
I
NPUT
F
油膏
T
ABLE
输入
CLK
0
1
0
1
偏见;注1
偏见;注1
85408BG
NCLK
1
0
偏见;注1
偏见;注1
0
1
输出
Q0:Q7
nQ0 ： nQ7
低
高
高
低
高
高
低
低
高
低
低
高
输入到输出模式
差分至差分
差分至差分
单端至差分
单端至差分
单端至差分
单端至差分
极性
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
INVER婷
INVER婷
REV 。一个2005年4月25日
注1 ：请参考"Wiring的差分输入接受单端Levels"应用信息部分。
www.icst.com/products/hiperclocks.html
2
集成
电路
系统公司
ICS85408
L
OW
S
KEW
, 1-
TO
-8
D
。微分
-
TO
-LVDS
LOCK
D
ISTRIBUTION
C
HIP
4.6V
-0.5V到V
DD
+ 0.5 V
10mA
15mA
70 ℃/ W（ 0 MPS ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
DD
I
DD
参数
正电源电压
电源电流
测试条件
最低
3.135
典型
3.3
最大
3.465
90
单位
V
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
OE
OE
OE
OE
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
-150
测试条件
最低
2
-0.3
典型
最大
V
DD
+ 0.3
0.8
5
单位
V
V
A
A
T
ABLE
4C 。
。微分
DC
极特
,
V
DD
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
CLK
NCLK
输入低电平电流
CLK
NCLK
测试条件
V
IN
= V
DD
= 3.465V
V
IN
= V
DD
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-5
-150
1.3
V
DD
- 0.85
最低
典型
最大
150
5
单位
A
A
A
A
V
V
峰 - 峰电压
0.15
共模输入电压;
V
CMR
0.5
注1,2
注1 ：对于单端应用，最大输入电压为CLK ， NCLK为V
DD
+ 0.3V.
注2 ：共模电压定义AST V
IH
.
85408BG
www.icst.com/products/hiperclocks.html
3
REV 。一个2005年4月25日
集成
电路
系统公司
ICS85408
L
OW
S
KEW
, 1-
TO
-8
D
。微分
-
TO
-LVDS
LOCK
D
ISTRIBUTION
C
HIP
测试条件
R
L
= 100
Ω
R
L
= 100
Ω
最低
250
1.125
-10
-1
典型
400
1.4
最大
600
50
1.6
50
+10
+1
-5.5
-12
单位
mV
mV
V
mV
A
A
mA
mA
T
ABLE
4D 。 LVDS DC
极特
,
V
DD
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
OD
Δ
V
OD
V
OS
Δ
V
OS
I
OZ
I
关闭
I
OSD
I
OS
/I
OSB
参数
差分输出电压
V
OD
幅度变化
失调电压
V
OS
幅度变化
高阻抗漏电流
关机泄漏
差分输出肖尔吨短路电流
输出肖尔吨短路电流
T
ABLE
5. AC - C
极特
,
V
DD
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
f
最大
t
PD
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
输出上升/下降时间
输出占空比
输出使能时间;注5：
20 ％至80％
50
45
1.6
测试条件
最低
典型
最大
700
2.4
50
550
600
55
5
5
单位
兆赫
ns
ps
ps
ps
%
ns
ns
t
SK （ O）
t
SK （PP）的
t
R
/ t
F
ODC
t
PZL
, t
PZH
t
PLZ
, t
PHZ
输出禁止时间;注5：
在f测量所有参数
≤
622MHz ，除非另有说明。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注4 ：本款是按照JEDEC标准65定义。
注5 ：这些参数由特性保证。在生产5时未经测试。
85408BG
www.icst.com/products/hiperclocks.html
4
REV 。一个2005年4月25日
集成
电路
系统公司
ICS85408
L
OW
S
KEW
, 1-
TO
-8
D
。微分
-
TO
-LVDS
LOCK
D
ISTRIBUTION
C
HIP
P
ARAMETER
M
EASUREMENT
I
载文信息
3.3V
V
DD
范围
Qx
NCLK
电源
+
浮GND
-
LVDS
nQx
V
CLK
PP
交叉点
V
CMR
GND
3.3V
安输出
L
OAD
AC牛逼
美东时间
C
IRCUIT
D
。微分
I
NPUT
L
伊维尔基尼
第1部分
nQx
第1部分
Qx
第2部分
NQY
第2部分
Qy
nQx
Qx
NQY
Qy
t
SK （PP）的
t
SK （ O）
P
艺术
-
TO
-P
艺术
S
KEW
O
安输出
S
KEW
nQ0 ： nQ7
Q0:Q7
NCLK
CLK
脉冲宽度
t
期
nQ0 ： nQ7
Q0:Q7
t
PD
ODC =
t
PW
t
期
O
安输出
D
UTY
C
YCLE
/P
ULSE
W
ID
/P
ERIOD
85408BG
P
ROPAGATION
D
ELAY
www.icst.com/products/hiperclocks.html
5
REV 。一个2005年4月25日
QQ：2881677436 复制
