集成
电路
系统公司
ICS8535-31
L
OW
S
KEW
, 1-
TO
-4, C
RYSTAL
O
SCILLATOR
/
LVCMOS-
TO
-3.3V LVPECL F
ANOUT
B
UFFER
F
EATURES
4 3.3V的差分LVPECL输出
可选的LVCMOS / LVTTL CLK或晶体输入
CLK可以接受以下的输入电平： LVCMOS ， LVTTL
最大输出频率： 266MHz的
输出偏斜： 30PS （最大值）
部分到部分歪斜： 200PS （最大值）
传播延迟： 1.65ns （最大值）
附加相位抖动， RMS ： 0.057ps （典型值）
工作电压3.3V
0 ° C至70 ° C的环境工作温度
无铅封装，完全符合RoHS标准
可应要求提供工业级温度信息
替换ICS8535-11
G
ENERAL
D
ESCRIPTION
该ICS8535-31是一种低歪斜，高性能
1至4 3.3V晶体振荡器/ LVCMOS到3.3V
HiPerClockS
LVPECL扇出缓冲器和的一员
HiPerClocks 系列高性能时钟
从IC解决方案。该ICS8535-31有选择 -
能单端时钟或晶振输入。在单端
时钟输入接受LVCMOS或LVTTL电平输入和
它们转换为3.3V LVPECL级别。输出使能
内部同步以消除欠幅脉冲，对输出
在时钟异步断言/的无效投入
使能引脚。
ICS
保证输出部分，以部分偏移特性
使ICS8535-31非常适合这些应用需求 -
荷兰国际集团明确定义的性能和可重复性。
B
LOCK
D
IAGRAM
CLK_EN
上拉
D
Q
LE
CLK
下拉
0
Q0
nQ0
P
IN
A
SSIGNMENT
V
EE
CLK_EN
CLK_SEL
CLK
nc
XTAL_IN
XTAL_OUT
nc
nc
V
CC
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
Q0
nQ0
V
CC
Q1
nQ1
Q2
nQ2
V
CC
Q3
nQ3
XTAL_IN
OSC
XTAL_OUT
CLK_SEL
下拉
1
Q1
nQ1
Q2
nQ2
Q3
nQ3
ICS8535-31
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米包体
G封装
顶视图
8535AG-31
www.icst.com/products/hiperclocks.html
1
REV 。 B 2005年4月29日
集成
电路
系统公司
ICS8535-31
L
OW
S
KEW
, 1-
TO
-4, C
RYSTAL
O
SCILLATOR
/
LVCMOS-
TO
-3.3V LVPECL F
ANOUT
B
UFFER
TYPE
描述
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2
3
4
5, 8, 9
6,
7
10, 13, 18
11, 12
14, 15
16, 17
19, 20
名字
V
EE
CLK_EN
CLK_SEL
CLK
nc
XTAL_IN ，
XTAL_OUT
V
CC
nQ3 ， Q3
NQ2 ， Q2
NQ1 ， Q1
nQ0 ， Q0
动力
输入
输入
输入
未使用
输入
动力
产量
产量
产量
产量
负电源引脚。
同步时钟使能。高电平时，时钟输出如下时钟
上拉
输入。低电平时， Q输出被强制低， NQ输出被强制为高。
LVCMOS / LVTTL接口电平。
时钟选择输入。当HIGH ，选择XTAL输入。
下拉
当低，选择CLK输入。 LVCMOS / LVTTL接口电平。
下拉时钟输入。 LVCMOS / LVTTL接口电平。
无连接。
CR振荡器，石英晶体界面。 XTAL_IN是输入。
XTAL_OUT是输出。
正电源引脚。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
8535AG-31
www.icst.com/products/hiperclocks.html
2
REV 。 B 2005年4月29日
集成
电路
系统公司
ICS8535-31
L
OW
S
KEW
, 1-
TO
-4, C
RYSTAL
O
SCILLATOR
/
LVCMOS-
TO
-3.3V LVPECL F
ANOUT
B
UFFER
输入
输出
选定的源
CLK
XTAL_IN ， XTAL_OUT
CL
Q0:Q3
残疾人;低
残疾人;低
启用
nQ0 ： nQ3
残疾人; HIGH
残疾人; HIGH
启用
T
ABLE
3A 。
ONTROL
I
NPUT
F
油膏
T
ABLE
CLK_EN
0
0
1
CLK_SEL
0
1
0
1
1
XTAL_IN ， XTAL_OUT
启用
启用
CLK_EN开关后，时钟输出被禁用或启用下面的上升沿和下降沿输入时钟或石英晶体CR
如图振荡器边缘
科幻gure
1.
在主动模式下，输出的状态是在CLK输入的，如表3B中所描述的功能。
残
启用
CLK
CLK_EN
nQ0 ： nQ3
Q0:Q3
F
IGURE
1. CLK_EN牛逼
即时通信
D
IAGRAM
T
ABLE
3B 。
LOCK
I
NPUT
F
油膏
T
ABLE
输入
CLK
0
1
Q0:Q3
低
高
输出
nQ0 ： nQ3
高
低
8535AG-31
www.icst.com/products/hiperclocks.html
3
REV 。 B 2005年4月29日
集成
电路
系统公司
ICS8535-31
L
OW
S
KEW
, 1-
TO
-4, C
RYSTAL
O
SCILLATOR
/
LVCMOS-
TO
-3.3V LVPECL F
ANOUT
B
UFFER
4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
73.2 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
CC
I
EE
参数
电源电压
电源电流
测试条件
最低
3.135
典型
3.3
最大
3.465
60
单位
V
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
CC
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
参数
输入高电压
输入低电压
输入高电流
CLK ，
CLK_SEL
CLK_EN
CLK ，
CLK_SEL
CLK_EN
V
IN
= V
CC
= 3.465V
V
IN
= V
CC
= 3.465V
V
IN
= 0V, V
CC
= 3.465V
V
IN
= 0V, V
CC
= 3.465V
-5
-150
测试条件
最低
2
-0.3
典型
最大
V
CC
+ 0.3V
0.8
150
5
单位
V
V
A
A
A
A
I
IL
输入低电平电流
T
ABLE
4C 。 LVPECL DC
极特
,
V
CC
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
OH
V
OL
V
摇摆
参数
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
测试条件
最低
V
CC
- 1.4
V
CC
- 2.0
0.6
典型
最大
V
CC
- 0.9
V
CC
- 1.7
1.0
单位
V
V
V
注1 ：输出端接50
Ω
到V
CC
- 2V.
8535AG-31
www.icst.com/products/hiperclocks.html
4
REV 。 B 2005年4月29日
集成
电路
系统公司
ICS8535-31
L
OW
S
KEW
, 1-
TO
-4, C
RYSTAL
O
SCILLATOR
/
LVCMOS-
TO
-3.3V LVPECL F
ANOUT
B
UFFER
测试条件
最小典型最大
基本
12
40
50
7
1
MH
Ω
pF
mW
单位
T
ABLE
5. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
驱动电平
T
ABLE
6. AC - C
极特
,
V
CC
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
f
最大
t
PD
输出频率
传播延迟;注1
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动节
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
输出上升/下降时间
20 ％至80％
300
155.52MHz,
（积分范围：
数12KHz - 为20MHz ）
1.45
0.057
30
200
600
测试条件
最低
典型
最大
266
1.65
单位
兆赫
ns
ps
ps
ps
ps
t
JIT
t
SK （ O）
t
SK （PP）的
t
R
/ t
F
ODC
输出占空比
46
54
%
在所有参数测量
≤
266MHz的，除非另有说明。
注1 ：从V测
CC
输入到差动输出交叉点/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：定义为偏移在不同的设备输出端在相同的电源电压工作之间并与负载相等
条件。使用同一类型的每个设备上的输入，输出在差分交叉点测定。
注4 ：该参数定义符合JEDEC标准65 。
8535AG-31
www.icst.com/products/hiperclocks.html
5
REV 。 B 2005年4月29日
QQ：2880707522 复制
