集成
电路
系统公司
ICS85310I-21
L
OW
S
KEW
, D
UAL
, 1-
TO
-5
D
。微分
-
TO
-2.5V / 3.3V ECL / LVPECL F
ANOUT
B
UFFER
F
EATURES
2差分2.5V / 3.3V LVPECL / ECL输出银行
2差分时钟输入对
CLKX ， nCLKx对可以接受以下差异
输入电平： LVDS ， LVPECL ， LVHSTL ， SSTL ， HCSL
最大输出频率： 700MHz的
转换任何单端输入信号为3.3V
LVPECL电平与nCLKx输入电阻偏置
输出偏斜：为25ps （典型值）
部分到部分偏斜： 270ps （典型值）
传播延迟： 1.7ns （典型值）
附加相位抖动， RMS ： <0.13ps （典型值）
LVPECL模工作电压范围：
V
CC
= 2.375V至3.8V ，V
EE
= 0V
ECL模工作电压范围：
V
CC
= 0V, V
EE
= -3.8V至-2.375V
-40 ° C至85°C的工作环境温度
无铅封装，完全符合RoHS投诉
G
ENERAL
D
ESCRIPTION
该ICS85310I - 21是一种低偏移，高perfor-
曼斯双1 - 5用于─差分至2.5V / 3.3V
HiPerClockS
ECL / LVPECL扇出缓冲器和成员
在HiPerClockS 系列高性能的
从ICS时钟解决方案。在CLKX ， nCLKx
对可以接受最标准的差分输入级。
该ICS85310I -21的特征在于，以从任一操作
2.5V或3.3V电源。保证出力和兼职
对部分偏移特性使ICS85310I -21的理想
对于那些时钟分配应用以及苛刻
定义的性能和可重复性。
ICS
B
LOCK
D
IAGRAM
CLKA
nCLKA
QA0
nQA0
QA1
nQA1
QA2
nQA2
QA3
nQA3
QA4
nQA4
P
IN
A
SSIGNMENT
nQA0
nQA1
nQA2
32 31 30 29 28 27 26 25
V
CC
nc
CLKA
nCLKA
nc
CLKB
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
V
CCO
nQB4
QB4
nQB3
QB3
nQB2
QB2
V
CCO
V
CCO
V
CCO
ICS85310I-21
QA0
QA1
QA2
24
23
22
21
20
19
18
17
QA3
nQA3
QA4
nQA4
QB0
nQB0
QB1
nQB1
CLKB
nCLKB
QB0
nQB0
QB1
nQB1
QB2
nQB2
QB3
nQB3
QB4
nQB4
nCLKB
V
EE
32引脚LQFP
采用7mm x 7mm X 1.4毫米包体
Y封装
顶视图
85310AYI-21
www.icst.com/products/hiperclocks.html
1
REV 。 二〇〇五年六月三十○日
集成
电路
系统公司
ICS85310I-21
L
OW
S
KEW
, D
UAL
, 1-
TO
-5
D
。微分
-
TO
-2.5V / 3.3V ECL / LVPECL F
ANOUT
B
UFFER
TYPE
动力
未使用
输入
输入
输入
输入
动力
动力
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
上拉
上拉
描述
核心供电引脚。
无连接。
下拉非INVER婷差分时钟输入。
INVER婷差分时钟输入。
INVER婷差分时钟输入。
负电源引脚。
输出电源引脚。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
下拉非INVER婷差分时钟输入。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2, 5
3
4
6
7
8
9, 16, 25, 32
10, 11
12, 13
14, 15
17, 18
19, 20
21, 22
23, 24
26, 27
28, 29
30, 31
名字
V
CC
nc
CLKA
nCLKA
CLKB
nCLKB
V
EE
V
CCO
nQB4 ， QB4
nQB3 ， QB3
nQB2 ， QB2
nQB1 ， QB1
nQB0 ， QB0
nQA4 ， QA4
nQA3 ， QA3
nQA2 ， QA2
nQA1 ， QA1
nQA0 ， QA0
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
T
ABLE
3. C
LOCK
I
NPUT
F
油膏
T
ABLE
输入
CLKA或CLKB
0
1
0
1
偏见;注1
偏见;注1
nCLKA或nCLKB
1
0
偏见;注1
偏见;注1
0
1
输出
QA0 ： QA4 ，
nQA0 ： nQA4 ，
QB0 ： QB4
nQB0 ： nQB4
低
高
高
低
高
高
低
低
高
低
低
高
输入到输出模式
差分至差分
差分至差分
单端至差分
单端至差分
单端至差分
单端至差分
极性
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
INVER婷
INVER婷
注1 ：请参考应用信息， "Wiring的差分输入接受单端Levels" 。
85310AYI-21
www.icst.com/products/hiperclocks.html
2
REV 。 二〇〇五年六月三十○日
集成
电路
系统公司
ICS85310I-21
L
OW
S
KEW
, D
UAL
, 1-
TO
-5
D
。微分
-
TO
-2.5V / 3.3V ECL / LVPECL F
ANOUT
B
UFFER
4.6V
-4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
-65 ℃150 ℃的
47.9 ℃/ W（ 0 LFPM ）
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
负电源电压，V
EE
输入，V
I
输出，我
O
连续电流
浪涌电流
贮藏温度，T
英镑
封装的热阻抗，
θ
JA
（结到环境）
工作温度范围， TA -40 ° C至+ 85°C
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCO
= 2.375V
TO
3.8V ，T
A
= -40°C
TO
85°C
符号
V
CC
V
CCO
I
EE
参数
核心供电电压
输出电源电压
电源电流
测试条件
最低
2.375
2.375
典型
3.3
3.3
最大
3.8
3.8
120
单位
V
V
mA
T
ABLE
4B 。
。微分
DC
极特
,
VV
CC
= V
CCO
= 2.375V
TO
3.8V ，T
A
= -40°C
TO
85°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
CLKA ， CLKB
nCLKA ， nCLKB
CLKA ， CLKB
nCLKA ， nCLKB
测试条件
V
CC
= V
IN
= 3.8V
V
CC
= V
IN
= 3.8V
V
CC
= 3.8V, V
IN
= 0V
V
CC
= 3.8V, V
IN
= 0V
-5
-150
0.15
1.3
最低
典型
最大
15 0
5
单位
A
A
A
A
V
峰 - 峰值输入电压
V
CMR
共模输入电压;注： 1 ， 2
V
EE
+ 0.5
V
CC
- 0.85
V
注1 ：共模电压定义为V
IH
.
注2 ：对于单端应用，最大输入电压为CLKA ， nCLKA和CLKB ， nCLKB为V
CC
+ 0.3V.
T
ABLE
4C 。 LVPECL DC
极特
,
V
CC
= V
CCO
= 2.375V
TO
3.8V ，T
A
= -40°C
TO
85°C
符号参数
V
OH
V
OL
V
摇摆
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
测试条件
最低
V
CCO
- 1.4
V
CCO
- 2.0
0.6
典型
最大
V
CCO
- 1.0
V
CCO
- 1.7
0.85
单位
V
V
V
注1 ：输出端接50
Ω
到V
CCO
- 2V.
85310AYI-21
www.icst.com/products/hiperclocks.html
3
REV 。 二〇〇五年六月三十○日
集成
电路
系统公司
ICS85310I-21
L
OW
S
KEW
, D
UAL
, 1-
TO
-5
D
。微分
-
TO
-2.5V / 3.3V ECL / LVPECL F
ANOUT
B
UFFER
测试条件
≤ 500MHz的
最低
典型
1.7
25
270
<0.13
20 ％至80％
20 ％至80％
200
200
700
700
53
最大
700
2.2
50
550
单位
兆赫
ns
ps
ps
ps
ps
ps
%
T
ABLE
5. AC - C
极特
,
V
CC
= V
CCO
= 2.375V
TO
3.8V ，T
A
= -40°C
TO
85°C
符号参数
f
最大
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动节
输出上升时间
输出下降时间
t
PD
t
SK （ O）
t
SK （PP）的
t
JIT
t
R
t
F
ODC
输出占空比
47
所有参数测量频率为500MHz ，除非另有说明。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注4 ：该参数定义符合JEDEC标准65 。
85310AYI-21
www.icst.com/products/hiperclocks.html
4
REV 。 二〇〇五年六月三十○日
集成
电路
系统公司
ICS85310I-21
L
OW
S
KEW
, D
UAL
, 1-
TO
-5
D
。微分
-
TO
-2.5V / 3.3V ECL / LVPECL F
ANOUT
B
UFFER
A
DDITIVE
P
HASE
J
伊特尔
在一个特定的频带内的频谱纯度从基波偏移
心理相比基波的功率被称为
dBc的相位噪声。
此值通常表示用
相位噪声图，是最常在许多特定的情节
应用程序。相位噪声定义为噪声的比值
目前电源在1Hz的乐队在距离乐趣指定的偏移量
damental频率为基波的功率值。这
比表示以分贝（ dBm的）或功率在一个比
0
-10
-20
-30
-40
-50
-60
在1Hz的频带中的根本动力。当重
指定quired偏移，相位噪声被称为
dBc的
值，
这仅仅意味着在dBm的从基波指定的偏移量
精神。通过在频域调查抖动，我们得到了一个
所需要的应用上更好地理解它的作用
信号的整个时间记录。这在数学上是可能的
来计算给定的相位噪声图的预期的误码率。
添加剂相位抖动， RMS
@ 155.52MHz = <0.13ps典型
SSB P
HASE
N
OISE
dBc的/ H
Z
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
100
1k
10k
100k
1M
10M
100M
O
FFSET
F
只读存储器
C
ARRIER
F
Characteristic低频
(H
Z
)
与大多数时序规范，相位噪声测量
有问题。主要问题涉及到的局限性
设备。常的设备的本底噪声是高于
该装置的本底噪声。这上面的说明。 DE-的
副满足所显示的本底噪声，但实际上可以
低。相位噪声取决于输入信号源和
测量设备。
85310AYI-21
www.icst.com/products/hiperclocks.html
5
REV 。 二〇〇五年六月三十○日
集成
电路
系统公司
ICS85310I-21
L
OW
S
KEW
, D
UAL
, 1-
TO
-5
D
。微分
-
TO
-2.5V / 3.3V ECL / LVPECL F
ANOUT
B
UFFER
F
EATURES
2差分2.5V / 3.3V LVPECL / ECL输出银行
2差分时钟输入对
CLKX ， nCLKx对可以接受以下差异
输入电平： LVDS ， LVPECL ， LVHSTL ， SSTL ， HCSL
最大输出频率： 700MHz的
转换任何单端输入信号为3.3V
LVPECL电平与nCLKx输入电阻偏置
输出偏斜：为25ps （典型值）
部分到部分偏斜： 270ps （典型值）
传播延迟： 1.7ns （典型值）
附加相位抖动， RMS ： <0.13ps （典型值）
LVPECL模工作电压范围：
V
CC
= 2.375V至3.8V ，V
EE
= 0V
ECL模工作电压范围：
V
CC
= 0V, V
EE
= -3.8V至-2.375V
-40 ° C至85°C的工作环境温度
无铅封装，完全符合RoHS投诉
G
ENERAL
D
ESCRIPTION
该ICS85310I - 21是一种低偏移，高perfor-
曼斯双1 - 5用于─差分至2.5V / 3.3V
HiPerClockS
ECL / LVPECL扇出缓冲器和成员
在HiPerClockS 系列高性能的
从ICS时钟解决方案。在CLKX ， nCLKx
对可以接受最标准的差分输入级。
该ICS85310I -21的特征在于，以从任一操作
2.5V或3.3V电源。保证出力和兼职
对部分偏移特性使ICS85310I -21的理想
对于那些时钟分配应用以及苛刻
定义的性能和可重复性。
ICS
B
LOCK
D
IAGRAM
CLKA
nCLKA
QA0
nQA0
QA1
nQA1
QA2
nQA2
QA3
nQA3
QA4
nQA4
P
IN
A
SSIGNMENT
nQA0
nQA1
nQA2
32 31 30 29 28 27 26 25
V
CC
nc
CLKA
nCLKA
nc
CLKB
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
V
CCO
nQB4
QB4
nQB3
QB3
nQB2
QB2
V
CCO
V
CCO
V
CCO
ICS85310I-21
QA0
QA1
QA2
24
23
22
21
20
19
18
17
QA3
nQA3
QA4
nQA4
QB0
nQB0
QB1
nQB1
CLKB
nCLKB
QB0
nQB0
QB1
nQB1
QB2
nQB2
QB3
nQB3
QB4
nQB4
nCLKB
V
EE
32引脚LQFP
采用7mm x 7mm X 1.4毫米包体
Y封装
顶视图
85310AYI-21
www.icst.com/products/hiperclocks.html
1
REV 。 二〇〇五年六月三十○日
集成
电路
系统公司
ICS85310I-21
L
OW
S
KEW
, D
UAL
, 1-
TO
-5
D
。微分
-
TO
-2.5V / 3.3V ECL / LVPECL F
ANOUT
B
UFFER
TYPE
动力
未使用
输入
输入
输入
输入
动力
动力
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
上拉
上拉
描述
核心供电引脚。
无连接。
下拉非INVER婷差分时钟输入。
INVER婷差分时钟输入。
INVER婷差分时钟输入。
负电源引脚。
输出电源引脚。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
下拉非INVER婷差分时钟输入。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2, 5
3
4
6
7
8
9, 16, 25, 32
10, 11
12, 13
14, 15
17, 18
19, 20
21, 22
23, 24
26, 27
28, 29
30, 31
名字
V
CC
nc
CLKA
nCLKA
CLKB
nCLKB
V
EE
V
CCO
nQB4 ， QB4
nQB3 ， QB3
nQB2 ， QB2
nQB1 ， QB1
nQB0 ， QB0
nQA4 ， QA4
nQA3 ， QA3
nQA2 ， QA2
nQA1 ， QA1
nQA0 ， QA0
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
T
ABLE
3. C
LOCK
I
NPUT
F
油膏
T
ABLE
输入
CLKA或CLKB
0
1
0
1
偏见;注1
偏见;注1
nCLKA或nCLKB
1
0
偏见;注1
偏见;注1
0
1
输出
QA0 ： QA4 ，
nQA0 ： nQA4 ，
QB0 ： QB4
nQB0 ： nQB4
低
高
高
低
高
高
低
低
高
低
低
高
输入到输出模式
差分至差分
差分至差分
单端至差分
单端至差分
单端至差分
单端至差分
极性
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
INVER婷
INVER婷
注1 ：请参考应用信息， "Wiring的差分输入接受单端Levels" 。
85310AYI-21
www.icst.com/products/hiperclocks.html
2
REV 。 二〇〇五年六月三十○日
集成
电路
系统公司
ICS85310I-21
L
OW
S
KEW
, D
UAL
, 1-
TO
-5
D
。微分
-
TO
-2.5V / 3.3V ECL / LVPECL F
ANOUT
B
UFFER
4.6V
-4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
-65 ℃150 ℃的
47.9 ℃/ W（ 0 LFPM ）
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
负电源电压，V
EE
输入，V
I
输出，我
O
连续电流
浪涌电流
贮藏温度，T
英镑
封装的热阻抗，
θ
JA
（结到环境）
工作温度范围， TA -40 ° C至+ 85°C
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCO
= 2.375V
TO
3.8V ，T
A
= -40°C
TO
85°C
符号
V
CC
V
CCO
I
EE
参数
核心供电电压
输出电源电压
电源电流
测试条件
最低
2.375
2.375
典型
3.3
3.3
最大
3.8
3.8
120
单位
V
V
mA
T
ABLE
4B 。
。微分
DC
极特
,
VV
CC
= V
CCO
= 2.375V
TO
3.8V ，T
A
= -40°C
TO
85°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
CLKA ， CLKB
nCLKA ， nCLKB
CLKA ， CLKB
nCLKA ， nCLKB
测试条件
V
CC
= V
IN
= 3.8V
V
CC
= V
IN
= 3.8V
V
CC
= 3.8V, V
IN
= 0V
V
CC
= 3.8V, V
IN
= 0V
-5
-150
0.15
1.3
最低
典型
最大
15 0
5
单位
A
A
A
A
V
峰 - 峰值输入电压
V
CMR
共模输入电压;注： 1 ， 2
V
EE
+ 0.5
V
CC
- 0.85
V
注1 ：共模电压定义为V
IH
.
注2 ：对于单端应用，最大输入电压为CLKA ， nCLKA和CLKB ， nCLKB为V
CC
+ 0.3V.
T
ABLE
4C 。 LVPECL DC
极特
,
V
CC
= V
CCO
= 2.375V
TO
3.8V ，T
A
= -40°C
TO
85°C
符号参数
V
OH
V
OL
V
摇摆
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
测试条件
最低
V
CCO
- 1.4
V
CCO
- 2.0
0.6
典型
最大
V
CCO
- 1.0
V
CCO
- 1.7
0.85
单位
V
V
V
注1 ：输出端接50
Ω
到V
CCO
- 2V.
85310AYI-21
www.icst.com/products/hiperclocks.html
3
REV 。 二〇〇五年六月三十○日
集成
电路
系统公司
ICS85310I-21
L
OW
S
KEW
, D
UAL
, 1-
TO
-5
D
。微分
-
TO
-2.5V / 3.3V ECL / LVPECL F
ANOUT
B
UFFER
测试条件
≤ 500MHz的
最低
典型
1.7
25
270
<0.13
20 ％至80％
20 ％至80％
200
200
700
700
53
最大
700
2.2
50
550
单位
兆赫
ns
ps
ps
ps
ps
ps
%
T
ABLE
5. AC - C
极特
,
V
CC
= V
CCO
= 2.375V
TO
3.8V ，T
A
= -40°C
TO
85°C
符号参数
f
最大
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动节
输出上升时间
输出下降时间
t
PD
t
SK （ O）
t
SK （PP）的
t
JIT
t
R
t
F
ODC
输出占空比
47
所有参数测量频率为500MHz ，除非另有说明。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注4 ：该参数定义符合JEDEC标准65 。
85310AYI-21
www.icst.com/products/hiperclocks.html
4
REV 。 二〇〇五年六月三十○日
集成
电路
系统公司
ICS85310I-21
L
OW
S
KEW
, D
UAL
, 1-
TO
-5
D
。微分
-
TO
-2.5V / 3.3V ECL / LVPECL F
ANOUT
B
UFFER
A
DDITIVE
P
HASE
J
伊特尔
在一个特定的频带内的频谱纯度从基波偏移
心理相比基波的功率被称为
dBc的相位噪声。
此值通常表示用
相位噪声图，是最常在许多特定的情节
应用程序。相位噪声定义为噪声的比值
目前电源在1Hz的乐队在距离乐趣指定的偏移量
damental频率为基波的功率值。这
比表示以分贝（ dBm的）或功率在一个比
0
-10
-20
-30
-40
-50
-60
在1Hz的频带中的根本动力。当重
指定quired偏移，相位噪声被称为
dBc的
值，
这仅仅意味着在dBm的从基波指定的偏移量
精神。通过在频域调查抖动，我们得到了一个
所需要的应用上更好地理解它的作用
信号的整个时间记录。这在数学上是可能的
来计算给定的相位噪声图的预期的误码率。
添加剂相位抖动， RMS
@ 155.52MHz = <0.13ps典型
SSB P
HASE
N
OISE
dBc的/ H
Z
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
100
1k
10k
100k
1M
10M
100M
O
FFSET
F
只读存储器
C
ARRIER
F
Characteristic低频
(H
Z
)
与大多数时序规范，相位噪声测量
有问题。主要问题涉及到的局限性
设备。常的设备的本底噪声是高于
该装置的本底噪声。这上面的说明。 DE-的
副满足所显示的本底噪声，但实际上可以
低。相位噪声取决于输入信号源和
测量设备。
85310AYI-21
www.icst.com/products/hiperclocks.html
5
REV 。 二〇〇五年六月三十○日
QQ：2881677436 复制
