集成
电路
系统公司
ICS85310I-01
L
OW
S
KEW
, 1-
TO
-10
D
。微分
-
TO
-2.5V / 3.3V ECL / LVPECL F
ANOUT
B
UFFER
F
EATURES
十差2.5V / 3.3V LVPECL / ECL输出
两个可选的差分输入对
CLKX ， nCLKx对可以接受以下差异
输入电平： LVPECL ， LVDS ， LVHSTL ， SSTL ， HCSL
最大输出频率： 700MHz的
转换任何单端输入信号，以
3.3V LVPECL电平与NCLK输入电阻偏置
输出偏斜： 30PS （典型值）
部分到部分歪斜： 140PS （典型值）
传播延迟：为2ns （典型值）
附加相位抖动， RMS ： <0.13ps （典型值）
LVPECL模工作电压范围：
V
CC
= 2.375V至3.8V ，V
EE
= 0V
ECL模工作电压范围：
V
CC
= 0V, V
EE
= -2.375V至-3.8V
-40 ° C至85°C的工作环境温度
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS85310I - 01是一种低偏移，高perfor-
曼斯1到10的差分至2.5V / 3.3V ECL /
HiPerClockS
LVPECL扇出缓冲器和的一员
HiPerClockS 系列高Perfor的曼斯
从ICS时钟解决方案。在CLKX ， nCLKx
对可以接受最标准的差分输入级。该
ICS85310I -01的特征在于，以从任一操作
2.5V或3.3V电源。保证出力和兼职
对部分偏移特性使ICS85310I -01的理想
对于那些时钟分配应用以及苛刻
定义的性能和可重复性。
IC
S
B
LOCK
D
IAGRAM
CLK0
nCLK0
CLK1
nCLK1
0
1
Q0
nQ0
P
IN
A
SSIGNMENT
V
CCO
V
CCO
nQ0
nQ1
nQ2
Q1
nQ1
Q2
nQ2
32 31 30 29 28 27 26 25
V
CC
CLK_SEL
CLK0
nCLK0
nc
CLK1
nCLK1
V
EE
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
V
CCO
nQ9
Q9
nQ8
Q8
nQ7
Q7
V
CCO
Q0
Q1
Q2
24
23
22
Q3
nQ3
Q4
nQ4
Q5
nQ5
Q6
nQ6
CLK_SEL
Q3
nQ3
Q4
nQ4
Q5
nQ5
Q6
nQ6
Q7
nQ7
Q8
nQ8
Q9
nQ9
ICS85310I-01
21
20
19
18
17
32引脚LQFP
采用7mm x 7mm X 1.4毫米包体
Y封装
顶视图
85310AYI-01
www.icst.com/products/hiperclocks.html
1
REV 。 F JANUARY16 ， 2006年
集成
电路
系统公司
ICS85310I-01
L
OW
S
KEW
, 1-
TO
-10
D
。微分
-
TO
-2.5V / 3.3V ECL / LVPECL F
ANOUT
B
UFFER
TYPE
描述
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2
3
4
5
6
7
8
9, 16, 25, 32
10, 11
12, 13
14, 15
17, 18
19, 20
21, 22
23, 24
26, 27
28, 29
30, 31
名字
V
CC
CLK_SEL
CLK0
nCLK0
nc
CLK1
nCLK1
V
EE
V
CCO
nQ9 ， Q9
nQ8 ， Q8
nQ7 ， Q7
nQ6 ， Q6
nQ5 ， Q5
nQ4 ， Q4
nQ3 ， Q3
NQ2 ， Q2
NQ1 ， Q1
nQ0 ， Q0
动力
输入
输入
输入
未使用
输入
输入
动力
动力
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
上拉
正电源引脚。
时钟选择输入。当HIGH ，选择CLK1 ， nCLK1投入。当低，
下拉
选择CLK0 ， nCLK0投入。 LVCMOS / LVTTL接口电平。
下拉非INVER婷差分时钟输入。
上拉
INVER婷差分时钟输入。
无连接。
下拉非INVER婷差分时钟输入。
INVER婷差分时钟输入。
负电源引脚。
输出电源引脚。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
85310AYI-01
www.icst.com/products/hiperclocks.html
2
REV 。 F JANUARY16 ， 2006年
集成
电路
系统公司
ICS85310I-01
L
OW
S
KEW
, 1-
TO
-10
D
。微分
-
TO
-2.5V / 3.3V ECL / LVPECL F
ANOUT
B
UFFER
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
47.9 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCO
= 2.375V
TO
3.8V ，T
A
= -40°C
TO
85°C
符号
V
CC
V
CCO
I
EE
参数
正电源电压
输出电源电压
电源电流
测试条件
最低
2.375
2.375
典型
3.3
3.3
最大
3.8
3.8
120
单位
V
V
mA
表3B 。 LVCMOS / LVTTL DC特性，
V
CC
= V
CCO
= 2.375V至3.8V ，T
A
= -40 ° C至85°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
CLK_SEL
CLK_SEL
CLK_SEL
CLK_SEL
V
CC
= V
IN
= 3.8V
V
CC
= 3.8V, V
IN
= 0V
测试条件
最低
2
-0.3
-5
150
典型
最大
V
CC
+ 0.3
0.8
单位
V
V
A
A
T
ABLE
3C 。
。微分
DC
极特
,
V
CC
= V
CCO
= 2.375V
TO
3.8V ，T
A
= -40°C
TO
85°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
CLK0 ， CLK1
nCLK0 ， nCLK1
CLK0 ， CLK1
nCLK0 ， nCLK1
测试条件
V
CC
= V
IN
= 3.8V
V
CC
= V
IN
= 3.8V
V
CC
= 3.8V, V
IN
= 0V
V
CC
= 3.8V, V
IN
= 0V
-5
-150
0.15
1.3
最低
典型
最大
150
5
单位
A
A
A
A
V
V
峰 - 峰值输入电压
V
CMR
共模输入电压;注： 1 ， 2
V
EE
+ 0.5
V
CC
- 0.85
注1 ：共模电压定义为V
IH
.
注2 ：对于单端应用，最大输入电压为CLK0 ， nCLK0和CLK1 ， nCLK1为V
CC
+ 0.3V.
85310AYI-01
www.icst.com/products/hiperclocks.html
3
REV 。 F JANUARY16 ， 2006年
集成
电路
系统公司
ICS85310I-01
L
OW
S
KEW
, 1-
TO
-10
D
。微分
-
TO
-2.5V / 3.3V ECL / LVPECL F
ANOUT
B
UFFER
测试条件
最低
V
CCO
- 1.4
V
CCO
- 2.0
0.6
典型
最大
V
CCO
- 1.0
V
CCO
- 1.7
0.85
单位
V
V
V
T
ABLE
3D 。 LVPECL DC
极特
,
V
CC
, V
CCO
= 2.375V
TO
3.8V ，T
A
= -40°C
TO
85°C
符号参数
V
OH
V
OL
V
摇摆
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
注1 ：输出端接50
Ω
到V
CCO
- 2V.
T
ABLE
4. AC - C
极特
,
V
CC
= V
CCO
= 2.375V
TO
3.8V ，T
A
= -40°C
TO
85°C
符号
f
最大
t
PD
t
SK （ O）
t
SK （PP）的
t
JIT
t
R
t
F
参数
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动节
输出上升时间
输出下降时间
≤ 500MHz的
2
30
140
<0.13
20 ％至80％
20 ％至80％
200
20 0
700
700
53
测试条件
最低
典型
最大
700
2. 5
55
340
单位
MH
ns
ps
ps
ps
ps
ps
%
ODC
输出占空比
47
所有参数测量频率为500MHz ，除非另有说明。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注4 ：该参数定义符合JEDEC标准65 。
85310AYI-01
www.icst.com/products/hiperclocks.html
4
REV 。 F JANUARY16 ， 2006年
集成
电路
系统公司
ICS85310I-01
L
OW
S
KEW
, 1-
TO
-10
D
。微分
-
TO
-2.5V / 3.3V ECL / LVPECL F
ANOUT
B
UFFER
A
DDITIVE
P
HASE
J
伊特尔
在一个特定的频带内的频谱纯度从基波偏移
心理相比基波的功率被称为
dBc的相位噪声。
此值通常表示用
相位噪声图，是最常在许多特定的情节
应用程序。相位噪声定义为噪声的比值
目前电源在1Hz的乐队在距离乐趣指定的偏移量
damental频率为基波的功率值。这
比表示以分贝（ dBm的）或功率在一个比
0
-10
-20
-30
-40
-50
-60
在1Hz的频带中的根本动力。当重
指定quired偏移，相位噪声被称为
dBc的
值，
这仅仅意味着在dBm的从基波指定的偏移量
精神。通过在频域调查抖动，我们得到了一个
所需要的应用上更好地理解它的作用
信号的整个时间记录。这在数学上是可能的
来计算给定的相位噪声图的预期的误码率。
添加剂相位抖动， RMS
@ 155.52MHz = <0.13ps典型
SSB P
HASE
N
OISE
dBc的/ H
Z
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
100
1k
10k
100k
1M
10M
100M
O
FFSET
F
只读存储器
C
ARRIER
F
Characteristic低频
(H
Z
)
与大多数时序规范，相位噪声测量
有问题。主要问题涉及到的局限性
设备。常的设备的本底噪声是高于
该装置的本底噪声。这上面的说明。 DE-的
副满足所显示的本底噪声，但实际上可以
低。相位噪声取决于输入信号源和
测量设备。
85310AYI-01
www.icst.com/products/hiperclocks.html
5
REV 。 F JANUARY16 ， 2006年
QQ：2880707522 复制
