初步
集成
电路
系统公司
ICS853054
4:1, D
。微分
-
TO
-3.3V
OR
2.5V
LVPECL / ECL
LOCK
M
ULTIPLEXER
F
EATURES
高速4 ： 1多路复用器差
一个差分3.3V或2.5V的LVPECL输出
四个可选的差分PCLK ， nPCLK输入
PCLKx ， nPCLKx对可以接受以下
差分输入级： LVPECL ， LVDS ， CML ， SSTL
最大输出频率： 3.2GHz的
转换任何单端输入信号，以
LVPECL电平与nPCLKx输入电阻偏置
部分到部分歪斜：待定
传播延迟： 465ps （典型值）
附加相位抖动， RMS ： 0.238ps （典型值）
LVPECL模工作电压范围：
V
CC
= 2.375V至3.465V ，V
EE
= 0V
ECL模工作电压范围：
V
CC
= 0V, V
EE
= -3.465V至-2.375V
-40 ° C至85°C的工作环境温度
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS853054是一个4：1的差分到3.3V或
2.5V LVPECL / ECL时钟多路复用器，该
HiPerClockS
可以运行在高达2.5GHz的，是一员
在HiPerClockS 系列高性能的
从ICS时钟解决方案。该ICS853054有4个
可选的差分时钟输入。该PCLKx ， nPCLKx IN-
把对可以接受LVPECL ， LVDS ， CML或SSTL水平。
全差分架构和低传输
延迟使其非常适用于时钟分配电路。该
选择引脚具有内部下拉电阻。该SEL1引脚
最显著位和施加给该二进制数
选择引脚选择相同编号的数据输入（即， 00
选择PCLK0 ， nPCLK0 ） 。
IC
S
B
LOCK
D
IAGRAM
PCLK0
nPCLK0
PCLK1
nPCLK1
PCLK2
nPCLK2
PCLK3
nPCLK3
00
P
IN
A
SSIGNMENT
PCLK0
nPCLK0
PCLK1
nPCLK1
V
CC
SEL0
SEL1
V
EE
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
V
CC
Q
nQ
V
EE
nPCLK3
PCLK3
nPCLK2
PCLK2
01
Q
nQ
10
ICS853054
16引脚TSSOP
4.4毫米X 5.0毫米X 0.92毫米包体
G封装
顶视图
11
SEL1
SEL0
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
853054AG
www.icst.com/products/hiperclocks.html
REV 。一2006年1月5日
1
初步
集成
电路
系统公司
ICS853054
4:1, D
。微分
-
TO
-3.3V
OR
2.5V
LVPECL / ECL
LOCK
M
ULTIPLEXER
TYPE
输入
输入
输入
输入
动力
输入
动力
输入
输入
输入
输入
产量
下拉
上拉/下拉
下拉
上拉/下拉
下拉
下拉
上拉/下拉
下拉
上拉/下拉
描述
非INVER婷差动LVPECL时钟输入。
INVER婷差动LVPECL时钟输入。
V
CC
/ 2时默认悬空。
非INVER婷差动LVPECL时钟输入。
INVER婷差动LVPECL时钟输入。
V
CC
/ 2时默认悬空。
正电源引脚。
选择时钟输入引脚。 LVCMOS / LVTTL接口电平。
负电源引脚。
非INVER婷差动LVPECL时钟输入。
INVER婷差动LVPECL时钟输入。
V
CC
/ 2时默认悬空。
非INVER婷差动LVPECL时钟输入。
INVER婷差动LVPECL时钟输入。
V
CC
/ 2时默认悬空。
差分输出对。 LVPECL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2
3
4
5, 16
6, 7
8, 13
9
10
11
12
14, 15
名字
PCLK0
nPCLK0
PCLK1
nPCLK1
V
CC
SEL0 ， SEL1
V
EE
PCLK2
nPCLK2
PCLK3
nPCLK3
NQ ，Q
注意：
上拉和下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
R
下拉
R
VDD/2
参数
输入下拉电阻
上拉/下拉Resistosr
测试条件
最小典型
75
50
最大
单位
kΩ
kΩ
T
ABLE
3. C
LOCK
I
NPUT
F
油膏
T
ABLE
输入
SEL1
0
0
1
1
SEL0
0
1
0
1
输出
Q / NQ
PCLK0/nPCLK0
PCLK1/nPCLK1
PCLK2/nPCLK2
PCLK3/nPCLK3
853054AG
www.icst.com/products/hiperclocks.html
2
REV 。一2006年1月5日
初步
集成
电路
系统公司
ICS853054
4:1, D
。微分
-
TO
-3.3V
OR
2.5V
LVPECL / ECL
LOCK
M
ULTIPLEXER
4.6V （ LVPECL模式下，V
EE
= 0)
注意：
强调超越那些绝对下上市
最大额定值可能会造成永久性的损害
-4.6V （ ECL模式下，V
CC
= 0)
到设备。这些评级的压力specifi-
-0.5V至V + 0.5V
CC
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
负电源电压，V
EE
输入，V
I
（ LVPECL模式）
输入，V
I
（ ECL模式）
输出，我
O
连续电流
浪涌电流
贮藏温度，T
英镑
封装的热阻抗，
θ
JA
（结到环境）
0.5V至V
EE
- 0.5V
50mA
100mA
-65 ℃150 ℃的
89℃ / W （ 0 LFPM ）
阳离子而已。产品在功能操作
这些条件或超出任何条件
在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对马克西
妈妈额定值条件下工作会
影响产品的可靠性。
工作温度范围， TA -40 ° C至+ 85°C
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= 2.375
TO
3.465V; V
EE
= 0V
符号
V
CC
I
CC
参数
正电源电压
电源电流
测试条件
最低
2.375
典型
3.3
61
最大
3.465
单位
V
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
CC
= 2.375
TO
3.465V; V
EE
= 0V
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
SEL0 ， SEL1
SEL0 ， SEL1
测试条件
V
CC
= 3.3V
V
CC
= 2.5V
V
CC
= 3.3V
V
CC
= 2.5V
V
CC
= V
IN
= 3.465V,
V
CC
= V
IN
= 2.625V
V
CC
= 3.465V, V
IN
= 0V,
V
CC
= 2.625V, V
IN
= 0V
最低
2
1.7
-0.3
-0.3
典型
最大
V
CC
+ 0.3
V
CC
+ 0.3
0.8
0.7
150
-150
单位
V
V
V
V
A
A
T
ABLE
4C 。 LVPECL DC
极特
,
V
CC
= 2.375
TO
3.465V; V
EE
= 0V
符号参数
I
IH
I
IL
V
PP
V
CMR
V
OH
V
OL
输入高电流
输入低电平电流
PCLK0 ： PCLK3
nPCLK0 ： nPCLK3
PCLK0 ： PCLK3
nPCLK0 ： nPCLK3
测试条件
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-10
-150
0.15
1.2
V
CC
- 1.005
V
CC
- 1.78
3.3
最低
典型
最大
150
单位
A
A
A
V
V
V
V
V
峰 - 峰值输入电压
共模输入电压;
注1,2
输出高电压电压;注3
输出低电压;注3
V
摇摆
峰至峰输出电压摆幅
0.8
注1 ：共模电压定义为V
IH
.
注2 ：对于单端应用，最大输入电压为PCLKx ， nPCLKx为V
CC
+ 0.3V.
注3 ：输出端接50
Ω
到V
CC
- 2V.
853054AG
www.icst.com/products/hiperclocks.html
3
REV 。一2006年1月5日
初步
集成
电路
系统公司
ICS853054
4:1, D
。微分
-
TO
-3.3V
OR
2.5V
LVPECL / ECL
LOCK
M
ULTIPLEXER
测试条件
最低
典型
-1.005
-1.78
-1.225
-1.87
800
V
EE
+ 1.2
0
150
-1 0
-150
-0.94
-1.535
最大
单位
V
V
V
V
mV
V
A
A
A
T
ABLE
4D 。 ECL DC
极特
,
V
CC
= 0V; V
EE
= -3.465V
TO
-2.375V
符号
V
OH
V
OL
V
IH
V
IL
V
PP
V
CMR
I
IH
I
IL
参数
输出高电压;注1
输出低电压;注1
输入高电压
输入低电压
峰 - 峰值输入电压
输入高电压
共模范围;注2 ， 3
输入
PCLK0 ： PCLK3
大电流nPCLK0 ： nPCLK3
PCLK0 ： PCLK3
输入低
当前
nPCLK0 ： nPCLK3
注1 ：输出端接50
Ω
到V
CC
- 2V.
注2 ：共模电压定义为V
IH
.
注3 ：对于单端应用中，最大输入电压为PCLKx ， nPCLKx为V
CC
+ 0.3V.
T
ABLE
5. AC - C
极特
,
V
CC
= 0V; V
EE
= -3.465V
TO
-2.375V
OR
V
CC
= 2.375
TO
3.465V; V
EE
= 0V
符号
f
最大
t
JIT
t
PD
t
SK （PP）的
t
R
/ t
F
参数
输出频率
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动节
传播延迟;注1
帕吨至帕吨倾斜;注2 ， 3
输出上升/下降时间
测试条件
155.52MHz,
12kHz的 - 20MHz的
最低
典型
最大
3.2
0.238
465
待定
单位
GHz的
ps
ps
ps
ps
dB
20 ％至80％
200
V
IN
1.6V至2.4V ，
MUX
隔离
MUX隔离
-55
155.52MHz
所有参数测量高达1.3GHz的，除非另有说明。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注3 ：此参数是根据JEDEC标准65定义。
853054AG
www.icst.com/products/hiperclocks.html
4
REV 。一2006年1月5日
初步
集成
电路
系统公司
ICS853054
4:1, D
。微分
-
TO
-3.3V
OR
2.5V
LVPECL / ECL
LOCK
M
ULTIPLEXER
A
DDITIVE
P
HASE
J
伊特尔
在一个特定的频带内的频谱纯度从基波偏移
心理相比基波的功率被称为
dBc的相位噪声。
此值通常表示用
相位噪声图，是最常在许多特定的情节
应用程序。相位噪声定义为噪声的比值
目前电源在1Hz的乐队在距离乐趣指定的偏移量
damental频率为基波的功率值。这
比表示以分贝（ dBm的）或功率在一个比
0
-10
-20
-30
-40
-50
-60
在1Hz的频带中的根本动力。当重
指定quired偏移，相位噪声被称为
dBc的
值，
这仅仅意味着在dBm的从基波指定的偏移量
精神。通过在频域调查抖动，我们得到了一个
所需要的应用上更好地理解它的作用
信号的整个时间记录。这在数学上是可能的
来计算给定的相位噪声图的预期的误码率。
添加剂相位抖动， RMS
@ 155.52MHz = <0.238ps典型
SSB P
HASE
N
OISE
dBc的/ H
Z
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
1k
10k
100k
1M
10M
100M
O
FFSET
F
只读存储器
C
ARRIER
F
Characteristic低频
(H
Z
)
与大多数时序规范，相位噪声测量
有问题。主要问题涉及到的局限性
设备。常的设备的本底噪声是高于
该装置的本底噪声。这上面的说明。 DE-的
副满足所显示的本底噪声，但实际上可以
低。相位噪声取决于输入信号源和
测量设备。
853054AG
www.icst.com/products/hiperclocks.html
5
REV 。一2006年1月5日
初步
集成
电路
系统公司
ICS853054
4:1, D
。微分
-
TO
-3.3V
OR
2.5V
LVPECL / ECL
LOCK
M
ULTIPLEXER
F
EATURES
高速4 ： 1多路复用器差
一个差分3.3V或2.5V的LVPECL输出
四个可选的差分PCLK ， nPCLK输入
PCLKx ， nPCLKx对可以接受以下
差分输入级： LVPECL ， LVDS ， CML ， SSTL
最大输出频率： 3.2GHz的
转换任何单端输入信号，以
LVPECL电平与nPCLKx输入电阻偏置
部分到部分歪斜：待定
传播延迟： 465ps （典型值）
附加相位抖动， RMS ： 0.238ps （典型值）
LVPECL模工作电压范围：
V
CC
= 2.375V至3.465V ，V
EE
= 0V
ECL模工作电压范围：
V
CC
= 0V, V
EE
= -3.465V至-2.375V
-40 ° C至85°C的工作环境温度
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS853054是一个4：1的差分到3.3V或
2.5V LVPECL / ECL时钟多路复用器，该
HiPerClockS
可以运行在高达2.5GHz的，是一员
在HiPerClockS 系列高性能的
从ICS时钟解决方案。该ICS853054有4个
可选的差分时钟输入。该PCLKx ， nPCLKx IN-
把对可以接受LVPECL ， LVDS ， CML或SSTL水平。
全差分架构和低传输
延迟使其非常适用于时钟分配电路。该
选择引脚具有内部下拉电阻。该SEL1引脚
最显著位和施加给该二进制数
选择引脚选择相同编号的数据输入（即， 00
选择PCLK0 ， nPCLK0 ） 。
IC
S
B
LOCK
D
IAGRAM
PCLK0
nPCLK0
PCLK1
nPCLK1
PCLK2
nPCLK2
PCLK3
nPCLK3
00
P
IN
A
SSIGNMENT
PCLK0
nPCLK0
PCLK1
nPCLK1
V
CC
SEL0
SEL1
V
EE
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
V
CC
Q
nQ
V
EE
nPCLK3
PCLK3
nPCLK2
PCLK2
01
Q
nQ
10
ICS853054
16引脚TSSOP
4.4毫米X 5.0毫米X 0.92毫米包体
G封装
顶视图
11
SEL1
SEL0
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
853054AG
www.icst.com/products/hiperclocks.html
REV 。一2006年1月5日
1
初步
集成
电路
系统公司
ICS853054
4:1, D
。微分
-
TO
-3.3V
OR
2.5V
LVPECL / ECL
LOCK
M
ULTIPLEXER
TYPE
输入
输入
输入
输入
动力
输入
动力
输入
输入
输入
输入
产量
下拉
上拉/下拉
下拉
上拉/下拉
下拉
下拉
上拉/下拉
下拉
上拉/下拉
描述
非INVER婷差动LVPECL时钟输入。
INVER婷差动LVPECL时钟输入。
V
CC
/ 2时默认悬空。
非INVER婷差动LVPECL时钟输入。
INVER婷差动LVPECL时钟输入。
V
CC
/ 2时默认悬空。
正电源引脚。
选择时钟输入引脚。 LVCMOS / LVTTL接口电平。
负电源引脚。
非INVER婷差动LVPECL时钟输入。
INVER婷差动LVPECL时钟输入。
V
CC
/ 2时默认悬空。
非INVER婷差动LVPECL时钟输入。
INVER婷差动LVPECL时钟输入。
V
CC
/ 2时默认悬空。
差分输出对。 LVPECL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2
3
4
5, 16
6, 7
8, 13
9
10
11
12
14, 15
名字
PCLK0
nPCLK0
PCLK1
nPCLK1
V
CC
SEL0 ， SEL1
V
EE
PCLK2
nPCLK2
PCLK3
nPCLK3
NQ ，Q
注意：
上拉和下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
R
下拉
R
VDD/2
参数
输入下拉电阻
上拉/下拉Resistosr
测试条件
最小典型
75
50
最大
单位
kΩ
kΩ
T
ABLE
3. C
LOCK
I
NPUT
F
油膏
T
ABLE
输入
SEL1
0
0
1
1
SEL0
0
1
0
1
输出
Q / NQ
PCLK0/nPCLK0
PCLK1/nPCLK1
PCLK2/nPCLK2
PCLK3/nPCLK3
853054AG
www.icst.com/products/hiperclocks.html
2
REV 。一2006年1月5日
初步
集成
电路
系统公司
ICS853054
4:1, D
。微分
-
TO
-3.3V
OR
2.5V
LVPECL / ECL
LOCK
M
ULTIPLEXER
4.6V （ LVPECL模式下，V
EE
= 0)
注意：
强调超越那些绝对下上市
最大额定值可能会造成永久性的损害
-4.6V （ ECL模式下，V
CC
= 0)
到设备。这些评级的压力specifi-
-0.5V至V + 0.5V
CC
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
负电源电压，V
EE
输入，V
I
（ LVPECL模式）
输入，V
I
（ ECL模式）
输出，我
O
连续电流
浪涌电流
贮藏温度，T
英镑
封装的热阻抗，
θ
JA
（结到环境）
0.5V至V
EE
- 0.5V
50mA
100mA
-65 ℃150 ℃的
89℃ / W （ 0 LFPM ）
阳离子而已。产品在功能操作
这些条件或超出任何条件
在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对马克西
妈妈额定值条件下工作会
影响产品的可靠性。
工作温度范围， TA -40 ° C至+ 85°C
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= 2.375
TO
3.465V; V
EE
= 0V
符号
V
CC
I
CC
参数
正电源电压
电源电流
测试条件
最低
2.375
典型
3.3
61
最大
3.465
单位
V
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
CC
= 2.375
TO
3.465V; V
EE
= 0V
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
SEL0 ， SEL1
SEL0 ， SEL1
测试条件
V
CC
= 3.3V
V
CC
= 2.5V
V
CC
= 3.3V
V
CC
= 2.5V
V
CC
= V
IN
= 3.465V,
V
CC
= V
IN
= 2.625V
V
CC
= 3.465V, V
IN
= 0V,
V
CC
= 2.625V, V
IN
= 0V
最低
2
1.7
-0.3
-0.3
典型
最大
V
CC
+ 0.3
V
CC
+ 0.3
0.8
0.7
150
-150
单位
V
V
V
V
A
A
T
ABLE
4C 。 LVPECL DC
极特
,
V
CC
= 2.375
TO
3.465V; V
EE
= 0V
符号参数
I
IH
I
IL
V
PP
V
CMR
V
OH
V
OL
输入高电流
输入低电平电流
PCLK0 ： PCLK3
nPCLK0 ： nPCLK3
PCLK0 ： PCLK3
nPCLK0 ： nPCLK3
测试条件
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-10
-150
0.15
1.2
V
CC
- 1.005
V
CC
- 1.78
3.3
最低
典型
最大
150
单位
A
A
A
V
V
V
V
V
峰 - 峰值输入电压
共模输入电压;
注1,2
输出高电压电压;注3
输出低电压;注3
V
摇摆
峰至峰输出电压摆幅
0.8
注1 ：共模电压定义为V
IH
.
注2 ：对于单端应用，最大输入电压为PCLKx ， nPCLKx为V
CC
+ 0.3V.
注3 ：输出端接50
Ω
到V
CC
- 2V.
853054AG
www.icst.com/products/hiperclocks.html
3
REV 。一2006年1月5日
初步
集成
电路
系统公司
ICS853054
4:1, D
。微分
-
TO
-3.3V
OR
2.5V
LVPECL / ECL
LOCK
M
ULTIPLEXER
测试条件
最低
典型
-1.005
-1.78
-1.225
-1.87
800
V
EE
+ 1.2
0
150
-1 0
-150
-0.94
-1.535
最大
单位
V
V
V
V
mV
V
A
A
A
T
ABLE
4D 。 ECL DC
极特
,
V
CC
= 0V; V
EE
= -3.465V
TO
-2.375V
符号
V
OH
V
OL
V
IH
V
IL
V
PP
V
CMR
I
IH
I
IL
参数
输出高电压;注1
输出低电压;注1
输入高电压
输入低电压
峰 - 峰值输入电压
输入高电压
共模范围;注2 ， 3
输入
PCLK0 ： PCLK3
大电流nPCLK0 ： nPCLK3
PCLK0 ： PCLK3
输入低
当前
nPCLK0 ： nPCLK3
注1 ：输出端接50
Ω
到V
CC
- 2V.
注2 ：共模电压定义为V
IH
.
注3 ：对于单端应用中，最大输入电压为PCLKx ， nPCLKx为V
CC
+ 0.3V.
T
ABLE
5. AC - C
极特
,
V
CC
= 0V; V
EE
= -3.465V
TO
-2.375V
OR
V
CC
= 2.375
TO
3.465V; V
EE
= 0V
符号
f
最大
t
JIT
t
PD
t
SK （PP）的
t
R
/ t
F
参数
输出频率
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动节
传播延迟;注1
帕吨至帕吨倾斜;注2 ， 3
输出上升/下降时间
测试条件
155.52MHz,
12kHz的 - 20MHz的
最低
典型
最大
3.2
0.238
465
待定
单位
GHz的
ps
ps
ps
ps
dB
20 ％至80％
200
V
IN
1.6V至2.4V ，
MUX
隔离
MUX隔离
-55
155.52MHz
所有参数测量高达1.3GHz的，除非另有说明。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注3 ：此参数是根据JEDEC标准65定义。
853054AG
www.icst.com/products/hiperclocks.html
4
REV 。一2006年1月5日
初步
集成
电路
系统公司
ICS853054
4:1, D
。微分
-
TO
-3.3V
OR
2.5V
LVPECL / ECL
LOCK
M
ULTIPLEXER
A
DDITIVE
P
HASE
J
伊特尔
在一个特定的频带内的频谱纯度从基波偏移
心理相比基波的功率被称为
dBc的相位噪声。
此值通常表示用
相位噪声图，是最常在许多特定的情节
应用程序。相位噪声定义为噪声的比值
目前电源在1Hz的乐队在距离乐趣指定的偏移量
damental频率为基波的功率值。这
比表示以分贝（ dBm的）或功率在一个比
0
-10
-20
-30
-40
-50
-60
在1Hz的频带中的根本动力。当重
指定quired偏移，相位噪声被称为
dBc的
值，
这仅仅意味着在dBm的从基波指定的偏移量
精神。通过在频域调查抖动，我们得到了一个
所需要的应用上更好地理解它的作用
信号的整个时间记录。这在数学上是可能的
来计算给定的相位噪声图的预期的误码率。
添加剂相位抖动， RMS
@ 155.52MHz = <0.238ps典型
SSB P
HASE
N
OISE
dBc的/ H
Z
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
1k
10k
100k
1M
10M
100M
O
FFSET
F
只读存储器
C
ARRIER
F
Characteristic低频
(H
Z
)
与大多数时序规范，相位噪声测量
有问题。主要问题涉及到的局限性
设备。常的设备的本底噪声是高于
该装置的本底噪声。这上面的说明。 DE-的
副满足所显示的本底噪声，但实际上可以
低。相位噪声取决于输入信号源和
测量设备。
853054AG
www.icst.com/products/hiperclocks.html
5
REV 。一2006年1月5日
QQ：2881677436 复制
