集成
电路
系统公司
ICS85301
2:1
D
。微分
-
TO
-LVPECL M
ULTIPLEXER
F
EATURES
2 ： 1 LVPECL MUX
一个LVPECL输出
两路差分时钟输入可以接受： LVPECL ， LVDS ，
CML
最大输入/输出频率： 3GHz的
翻译LVCMOS / LVTTL输入信号电平LVPECL
通过使用上nPCLK0 ， nPCLK0电阻偏置网络
传播延迟： 490ps （最大）
部分到部分偏斜： 150ps的（最大）
附加相位抖动， RMS ： 0.009ps （典型值）
全3.3V或2.5V工作电源
-40 ° C至85°C的工作环境温度
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS85301是一种高性能的2:1 Differ-
无穷区间至LVPECL复用器的一个部件
HiPerClockS
HiPerClocks 系列高性能时钟
从IC解决方案。该ICS85301还可以进行有
微分形式的翻译，因为存在差
无穷区间输入接受LVPECL ， CML和LVDS电平。
该ICS85301封装在一个小型的3mm x 3mm
16 VFQFN封装，非常适用于空间限制使用
紧张板。
IC
S
B
LOCK
D
IAGRAM
PCLK0
nPCLK0
PCLK1
nPCLK1
0
Q
nQ
1
P
IN
A
SSIGNMENT
PCLK0 1
nPCLK0 2
PCLK1 3
nPCLK1 4
5
V
BB
16 15 14 13
12
11
10
9
6
CLK_SEL
V
CC
V
EE
V
EE
nc
V
EE
Q
nQ
V
EE
7
nc
8
V
CC
CLK_SEL
V
BB
ICS85301
16引脚VFQFN
3× 3× 0.95包体
套餐
顶视图
PCLK0
nPCLK0
PCLK1
nPCLK1
V
BB
CLK_SEL
nc
V
CC
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
nc
V
EE
V
EE
V
CC
V
EE
Q
nQ
V
EE
ICS85301
16引脚TSSOP
4.4毫米X 5.0毫米X 0.92毫米
包体
G封装
顶视图
85301AK
www.icst.com/products/hiperclocks.html
1
REV 。一2006年1月16日
集成
电路
系统公司
ICS85301
2:1
D
。微分
-
TO
-LVPECL M
ULTIPLEXER
TYPE
描述
非INVER婷差动LVPECL时钟输入。
INVER婷差动LVPECL时钟输入。 V
CC
/ 2时默认悬空。
非INVER婷差动LVPECL时钟输入。
INVER婷差动LVPECL时钟输入。 V
CC
/ 2时默认悬空。
偏置电压。
无连接。
时钟选择输入。当HIGH ，选择PCLK1 ， nPCLK1投入。
当低，选择PCLK0 ， nPCLK0投入。
LVCMOS / LVTTL接口电平。
正电源引脚。
负电源引脚。
差分输出对。 LVPECL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2
3
4
5
7, 16
6
8 , 13
9, 12, 14, 15
10, 11
名字
PCLK0
nPCLK0
PCLK1
nPCLK1
V
BB
nc
CLK_SEL
V
CC
V
EE
NQ ，Q
输入
输入
输入
输入
产量
未使用
输入
动力
动力
产量
下拉
下拉
上拉/
下拉
下拉
上拉/
下拉
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
1
37
37
最大
单位
pF
kΩ
kΩ
T
ABLE
3. C
ONTROL
I
NPUT
F
油膏
T
ABLE
输入
CLK_SEL
0
1
输入中选择
PCLK
PCLK0 ， nPCLK0
PCLK1 ， nPCLK1
85301AK
www.icst.com/products/hiperclocks.html
2
REV 。一2006年1月16日
集成
电路
系统公司
ICS85301
2:1
D
。微分
-
TO
-LVPECL M
ULTIPLEXER
4.6V
-0.5V到V
CC
+ 0.5 V
50mA
100mA
51.5 ℃/ W（ 0 LFPM ）
89℃ / W （ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
16 VFQFN
16 TSSOP
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
CC
I
EE
参数
正电源电压
电源电流
测试条件
最低
3.135
典型
3.3
最大
3.465
26
单位
V
mA
T
ABLE
4B 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
CC
I
EE
参数
正电源电压
电源电流
测试条件
最低
2.375
典型
2.5
最大
2.625
24
单位
V
mA
T
ABLE
4C 。 LVCMOS / LVTTL DC
极特
,
V
CC
= 3.3V ± 5%
OR
2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
CLK_SEL
CLK_SEL
CLK_SEL
CLK_SEL
V
CC
= V
IN
= 3.465V或2.625V
V
CC
= 3.465V或2.625V ，V
IN
= 0V
-150
测试条件
最低
2
-0.3
典型
最大
V
CC
+ 0.3
0.8
150
单位
V
V
A
A
注：输出端接50
Ω
到V
CC
/ 2 。参见参数测量信息， "Output负载测试Circuit" 。
T
ABLE
4D 。 LVPECL DC
极特
,
V
CC
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
I
IH
I
IL
V
PP
V
CMR
V
OH
V
OL
V
BB
输入高电流
输入低电平电流
PCLK0 ， nPCLK0 ，
PCLK1 ， nPCLK1
PCLK0 ， PCLK1
nPCLK0 ， nPCLK1
测试条件
V
CC
= V
IN
= 3.465
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-10
-150
150
1.2
2.01
1.24
1.695
1200
3. 3
2.535
1.845
2.145
最低
典型
最大
150
单位
A
A
A
mV
V
V
V
V
峰 - 峰值输入电压
共模输入电压;注： 1 ， 2
输出高电压;注3
输出低电压;注3
偏压
注1 ：共模电压定义为V
IH
.
注2 ：对于单端应用
,
最大输入电压为PCLKx ， nPCLKx为V
CC
+ 0.3V.
注3 ：输出端接50
Ω
到V
CC
- 2V. .
85301AK
www.icst.com/products/hiperclocks.html
3
REV 。一2006年1月16日
集成
电路
系统公司
ICS85301
2:1
D
。微分
-
TO
-LVPECL M
ULTIPLEXER
测试条件
PCLK0 ， nPCLK0 ，
PCLK1 ， nPCLK1
PCLK0 ， PCLK1
nPCLK0 ， nPCLK1
V
CC
= V
IN
= 2.625V
V
CC
= 2.625V, V
IN
= 0V
V
CC
= 2.625V, V
IN
= 0V
-10
-150
150
1.2
1.25
0.48
0.935
1200
2.5
1.705
1.005
1.305
最低
典型
最大
150
单位
A
A
A
mV
V
V
V
V
T
ABLE
4E 。 LVPECL DC
极特
,
V
CC
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
输入高
I
IH
当前
I
IL
V
PP
V
CMR
V
OH
V
OL
V
BB
输入低电平电流
峰 - 峰值输入电压
共模输入电压;注： 1 ， 2
输出高电压;注3
输出低电压;注3
偏压
注1 ：共模电压定义为V
IH
.
注2 ：对于单端应用
,
最大输入电压为PCLKx ， nPCLKx为V
CC
+ 0.3V.
注3 ：输出端接50
Ω
到V
CC
- 2V. .
T
ABLE
5A 。 AC - C
极特
,
V
CC
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
最大
t
PD
t
SK （PP）的
t
水库（ⅰ）
t
JIT
t
R
/ t
F
ODC
，MUX_rate
ISOL
参数
输出频率
传播延迟;注1
帕吨至帕吨倾斜;注2 ， 3
输入偏移
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动节
输出上升/下降时间
输出占空比
MUX隔离
F = 622MHz
622MHz （积分范围：
数12KHz - 为20MHz ）
20 ％至80％
240
测试条件
最低
典型
最大
3
490
150
25
0.009
100
48
-55
200
52
单位
GHz的
ps
ps
ps
ps
ps
%
DBM
在f测量所有参数
≤
1.7GHz的，除非另有说明。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为偏移在不同的设备输出端在相同的电源电压工作，并间
以同样的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注3 ：此参数定义符合JEDEC标准65 。
T
ABLE
5B 。 AC - C
极特
,
V
CC
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
最大
t
PD
t
SK （PP）的
t
水库（ⅰ）
t
JIT
t
R
/ t
F
ODC
，MUX_rate
ISOL
85301AK
参数
输出频率
传播延迟;注1
帕吨至帕吨倾斜;注2 ， 3
输入偏移
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动节
输出上升/下降时间
输出占空比
MUX隔离
测试条件
最低
240
典型
最大
3
490
150
25
单位
GHz的
ps
ps
ps
ps
622MHz （积分范围：
数12KHz - 为20MHz ）
20 ％至80％
F = 622MHz
0.009
100
47
-55
200
53
ps
%
DBM
对于Notes ，见上表5A 。
www.icst.com/products/hiperclocks.html
4
REV 。一2006年1月16日
集成
电路
系统公司
ICS85301
2:1
D
。微分
-
TO
-LVPECL M
ULTIPLEXER
A
DDITIVE
P
HASE
J
伊特尔
在一个特定的频带内的频谱纯度从基波偏移
心理相比基波的功率被称为
dBc的相位噪声。
此值通常表示用
相位噪声图，是最常在许多特定的情节
应用程序。相位噪声定义为噪声的比值
目前电源在1Hz的乐队在距离乐趣指定的偏移量
damental频率为基波的功率值。这
比表示以分贝（ dBm的）或功率在一个比
0
-10
-20
-30
-40
-50
在1Hz的频带中的根本动力。当重
指定quired偏移，相位噪声被称为
dBc的
值，
这仅仅意味着在dBm的从基波指定的偏移量
精神。通过在频域调查抖动，我们得到了一个
所需要的应用上更好地理解它的作用
信号的整个时间记录。这在数学上是可能的
来计算给定的相位噪声图的预期的误码率。
添加剂相位抖动
3.3V或2.5V @ 622MHz （ 12kHz至20MHz ）
= 0.009ps典型
SSB P
HASE
N
OISE
dBc的/ H
Z
-60
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
1k
10k
100k
1M
10M
100M
O
FFSET
F
只读存储器
C
ARRIER
F
Characteristic低频
(H
Z
)
与大多数时序规范，相位噪声测量
有问题。主要问题涉及到的局限性
设备。常的设备的本底噪声是高于
该装置的本底噪声。这上面的说明。 DE-的
副满足所显示的本底噪声，但实际上可以
低。相位噪声取决于输入信号源和
测量设备。
85301AK
www.icst.com/products/hiperclocks.html
5
REV 。一2006年1月16日
集成
电路
系统公司
ICS85301
2:1
D
。微分
-
TO
-LVPECL M
ULTIPLEXER
F
EATURES
2 ： 1 LVPECL MUX
一个LVPECL输出
两路差分时钟输入可以接受： LVPECL ， LVDS ，
CML
最大输入/输出频率： 3GHz的
翻译LVCMOS / LVTTL输入信号电平LVPECL
通过使用上nPCLK0 ， nPCLK0电阻偏置网络
传播延迟： 490ps （最大）
部分到部分偏斜： 150ps的（最大）
附加相位抖动， RMS ： 0.009ps （典型值）
全3.3V或2.5V工作电源
-40 ° C至85°C的工作环境温度
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS85301是一种高性能的2:1 Differ-
无穷区间至LVPECL复用器的一个部件
HiPerClockS
HiPerClocks 系列高性能时钟
从IC解决方案。该ICS85301还可以进行有
微分形式的翻译，因为存在差
无穷区间输入接受LVPECL ， CML和LVDS电平。
该ICS85301封装在一个小型的3mm x 3mm
16 VFQFN封装，非常适用于空间限制使用
紧张板。
IC
S
B
LOCK
D
IAGRAM
PCLK0
nPCLK0
PCLK1
nPCLK1
0
Q
nQ
1
P
IN
A
SSIGNMENT
PCLK0 1
nPCLK0 2
PCLK1 3
nPCLK1 4
5
V
BB
16 15 14 13
12
11
10
9
6
CLK_SEL
V
CC
V
EE
V
EE
nc
V
EE
Q
nQ
V
EE
7
nc
8
V
CC
CLK_SEL
V
BB
ICS85301
16引脚VFQFN
3× 3× 0.95包体
套餐
顶视图
PCLK0
nPCLK0
PCLK1
nPCLK1
V
BB
CLK_SEL
nc
V
CC
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
nc
V
EE
V
EE
V
CC
V
EE
Q
nQ
V
EE
ICS85301
16引脚TSSOP
4.4毫米X 5.0毫米X 0.92毫米
包体
G封装
顶视图
85301AK
www.icst.com/products/hiperclocks.html
1
REV 。一2006年1月16日
集成
电路
系统公司
ICS85301
2:1
D
。微分
-
TO
-LVPECL M
ULTIPLEXER
TYPE
描述
非INVER婷差动LVPECL时钟输入。
INVER婷差动LVPECL时钟输入。 V
CC
/ 2时默认悬空。
非INVER婷差动LVPECL时钟输入。
INVER婷差动LVPECL时钟输入。 V
CC
/ 2时默认悬空。
偏置电压。
无连接。
时钟选择输入。当HIGH ，选择PCLK1 ， nPCLK1投入。
当低，选择PCLK0 ， nPCLK0投入。
LVCMOS / LVTTL接口电平。
正电源引脚。
负电源引脚。
差分输出对。 LVPECL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2
3
4
5
7, 16
6
8 , 13
9, 12, 14, 15
10, 11
名字
PCLK0
nPCLK0
PCLK1
nPCLK1
V
BB
nc
CLK_SEL
V
CC
V
EE
NQ ，Q
输入
输入
输入
输入
产量
未使用
输入
动力
动力
产量
下拉
下拉
上拉/
下拉
下拉
上拉/
下拉
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
1
37
37
最大
单位
pF
kΩ
kΩ
T
ABLE
3. C
ONTROL
I
NPUT
F
油膏
T
ABLE
输入
CLK_SEL
0
1
输入中选择
PCLK
PCLK0 ， nPCLK0
PCLK1 ， nPCLK1
85301AK
www.icst.com/products/hiperclocks.html
2
REV 。一2006年1月16日
集成
电路
系统公司
ICS85301
2:1
D
。微分
-
TO
-LVPECL M
ULTIPLEXER
4.6V
-0.5V到V
CC
+ 0.5 V
50mA
100mA
51.5 ℃/ W（ 0 LFPM ）
89℃ / W （ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
16 VFQFN
16 TSSOP
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
CC
I
EE
参数
正电源电压
电源电流
测试条件
最低
3.135
典型
3.3
最大
3.465
26
单位
V
mA
T
ABLE
4B 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
CC
I
EE
参数
正电源电压
电源电流
测试条件
最低
2.375
典型
2.5
最大
2.625
24
单位
V
mA
T
ABLE
4C 。 LVCMOS / LVTTL DC
极特
,
V
CC
= 3.3V ± 5%
OR
2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
CLK_SEL
CLK_SEL
CLK_SEL
CLK_SEL
V
CC
= V
IN
= 3.465V或2.625V
V
CC
= 3.465V或2.625V ，V
IN
= 0V
-150
测试条件
最低
2
-0.3
典型
最大
V
CC
+ 0.3
0.8
150
单位
V
V
A
A
注：输出端接50
Ω
到V
CC
/ 2 。参见参数测量信息， "Output负载测试Circuit" 。
T
ABLE
4D 。 LVPECL DC
极特
,
V
CC
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
I
IH
I
IL
V
PP
V
CMR
V
OH
V
OL
V
BB
输入高电流
输入低电平电流
PCLK0 ， nPCLK0 ，
PCLK1 ， nPCLK1
PCLK0 ， PCLK1
nPCLK0 ， nPCLK1
测试条件
V
CC
= V
IN
= 3.465
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-10
-150
150
1.2
2.01
1.24
1.695
1200
3. 3
2.535
1.845
2.145
最低
典型
最大
150
单位
A
A
A
mV
V
V
V
V
峰 - 峰值输入电压
共模输入电压;注： 1 ， 2
输出高电压;注3
输出低电压;注3
偏压
注1 ：共模电压定义为V
IH
.
注2 ：对于单端应用
,
最大输入电压为PCLKx ， nPCLKx为V
CC
+ 0.3V.
注3 ：输出端接50
Ω
到V
CC
- 2V. .
85301AK
www.icst.com/products/hiperclocks.html
3
REV 。一2006年1月16日
集成
电路
系统公司
ICS85301
2:1
D
。微分
-
TO
-LVPECL M
ULTIPLEXER
测试条件
PCLK0 ， nPCLK0 ，
PCLK1 ， nPCLK1
PCLK0 ， PCLK1
nPCLK0 ， nPCLK1
V
CC
= V
IN
= 2.625V
V
CC
= 2.625V, V
IN
= 0V
V
CC
= 2.625V, V
IN
= 0V
-10
-150
150
1.2
1.25
0.48
0.935
1200
2.5
1.705
1.005
1.305
最低
典型
最大
150
单位
A
A
A
mV
V
V
V
V
T
ABLE
4E 。 LVPECL DC
极特
,
V
CC
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
输入高
I
IH
当前
I
IL
V
PP
V
CMR
V
OH
V
OL
V
BB
输入低电平电流
峰 - 峰值输入电压
共模输入电压;注： 1 ， 2
输出高电压;注3
输出低电压;注3
偏压
注1 ：共模电压定义为V
IH
.
注2 ：对于单端应用
,
最大输入电压为PCLKx ， nPCLKx为V
CC
+ 0.3V.
注3 ：输出端接50
Ω
到V
CC
- 2V. .
T
ABLE
5A 。 AC - C
极特
,
V
CC
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
最大
t
PD
t
SK （PP）的
t
水库（ⅰ）
t
JIT
t
R
/ t
F
ODC
，MUX_rate
ISOL
参数
输出频率
传播延迟;注1
帕吨至帕吨倾斜;注2 ， 3
输入偏移
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动节
输出上升/下降时间
输出占空比
MUX隔离
F = 622MHz
622MHz （积分范围：
数12KHz - 为20MHz ）
20 ％至80％
240
测试条件
最低
典型
最大
3
490
150
25
0.009
100
48
-55
200
52
单位
GHz的
ps
ps
ps
ps
ps
%
DBM
在f测量所有参数
≤
1.7GHz的，除非另有说明。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为偏移在不同的设备输出端在相同的电源电压工作，并间
以同样的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注3 ：此参数定义符合JEDEC标准65 。
T
ABLE
5B 。 AC - C
极特
,
V
CC
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
最大
t
PD
t
SK （PP）的
t
水库（ⅰ）
t
JIT
t
R
/ t
F
ODC
，MUX_rate
ISOL
85301AK
参数
输出频率
传播延迟;注1
帕吨至帕吨倾斜;注2 ， 3
输入偏移
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动节
输出上升/下降时间
输出占空比
MUX隔离
测试条件
最低
240
典型
最大
3
490
150
25
单位
GHz的
ps
ps
ps
ps
622MHz （积分范围：
数12KHz - 为20MHz ）
20 ％至80％
F = 622MHz
0.009
100
47
-55
200
53
ps
%
DBM
对于Notes ，见上表5A 。
www.icst.com/products/hiperclocks.html
4
REV 。一2006年1月16日
集成
电路
系统公司
ICS85301
2:1
D
。微分
-
TO
-LVPECL M
ULTIPLEXER
A
DDITIVE
P
HASE
J
伊特尔
在一个特定的频带内的频谱纯度从基波偏移
心理相比基波的功率被称为
dBc的相位噪声。
此值通常表示用
相位噪声图，是最常在许多特定的情节
应用程序。相位噪声定义为噪声的比值
目前电源在1Hz的乐队在距离乐趣指定的偏移量
damental频率为基波的功率值。这
比表示以分贝（ dBm的）或功率在一个比
0
-10
-20
-30
-40
-50
在1Hz的频带中的根本动力。当重
指定quired偏移，相位噪声被称为
dBc的
值，
这仅仅意味着在dBm的从基波指定的偏移量
精神。通过在频域调查抖动，我们得到了一个
所需要的应用上更好地理解它的作用
信号的整个时间记录。这在数学上是可能的
来计算给定的相位噪声图的预期的误码率。
添加剂相位抖动
3.3V或2.5V @ 622MHz （ 12kHz至20MHz ）
= 0.009ps典型
SSB P
HASE
N
OISE
dBc的/ H
Z
-60
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
1k
10k
100k
1M
10M
100M
O
FFSET
F
只读存储器
C
ARRIER
F
Characteristic低频
(H
Z
)
与大多数时序规范，相位噪声测量
有问题。主要问题涉及到的局限性
设备。常的设备的本底噪声是高于
该装置的本底噪声。这上面的说明。 DE-的
副满足所显示的本底噪声，但实际上可以
低。相位噪声取决于输入信号源和
测量设备。
85301AK
www.icst.com/products/hiperclocks.html
5
REV 。一2006年1月16日
QQ：2880707522 复制
