集成
电路
系统公司
ICS8525
L
OW
S
KEW
, 1-
TO
-4
LVCMOS-
TO
-LVHSTL F
ANOUT
B
UFFER
F
EATURES
4个差分1.8V输出LVHSTL
可选的LVCMOS / LVTTL时钟输入，用于冗余
和多频扇出的应用
最大输出频率高达266MHz的
翻译LVCMOS和LVTTL电平为1.8V
LVHSTL水平
输出偏斜： 35ps （最大）
部分到部分偏斜： 150ps的（最大）
传播延迟： 1.9ns （最大值）
3.3V内核， 1.8V工作电源
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
G
ENERAL
D
ESCRIPTION
该ICS8525是一种低歪斜，高性能
1到4的LVCMOS到LVHSTL扇出缓冲器和一个
HiPerClockS
在HiPerClockS 系列高成员
从ICS性能的时钟解决方案。该
ICS8525具有AC-两个可选的时钟输入
概念LVCMOS或LVTTL电平输入和转换他们
1.8V LVHSTL水平。时钟使能内部同步的
认列，以消除欠幅脉冲，在异步输出
时钟异步的断言/取消触发使能引脚。
,&6
保证输出部分，以部分偏移特性
使ICS8525适合那些要求苛刻的应用
明确定义的性能和可重复性。
B
LOCK
D
IAGRAM
CLK_EN
D
Q
LE
CLK0
CLK1
0
1
Q0
nQ0
Q1
nQ1
CLK_SEL
Q2
nQ2
Q3
nQ3
P
IN
A
SSIGNMENT
GND
CLK_EN
CLK_SEL
CLK0
nc
CLK1
nc
nc
nc
V
DD
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
Q0
nQ0
V
DDO
Q1
nQ1
Q2
nQ2
V
DDO
Q3
nQ3
ICS8525
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米包体
G封装
顶视图
8525BG
www.icst.com/products/hiperclocks.html
1
REV 。 B 2001年7月27日
集成
电路
系统公司
ICS8525
L
OW
S
KEW
, 1-
TO
-4
LVCMOS-
TO
-LVHSTL F
ANOUT
B
UFFER
TYPE
描述
电源接地。连接到地面。
同步时钟使能。高电平时，时钟输出时钟跟随
输入。低电平时， Q输出被强制低， NQ输出被强制为高。
LVCMOS / LVTTL接口电平。
时钟选择输入。当HIGH ，选择CLK1输入。
当低，选择CLK0输入。 LVCMOS / LVTTL接口电平。
LVCMOS / LVTTL时钟输入。
LVCMOS / LVTTL时钟输入。
无连接。
正电源引脚。连接到3.3V 。
输出电源引脚。 Conncect至1.8V 。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2
3
4
6
5, 7, 8, 9
10
1 3, 18
名字
GND
CLK_EN
CLK_SEL
CLK0
CLK1
nc
V
DD
V
DDO
动力
输入
输入
输入
输入
未使用
动力
动力
上拉
下拉
下拉
下拉
11, 12
nQ3 ， Q3
产量
差分输出对。 LVHSTL接口电平。
1 4, 15
NQ2 ， Q2
产量
差分输出对。 LVHSTL接口电平。
16, 17
NQ1 ， Q1
产量
差分输出对。 LVHSTL接口电平。
19, 20
nQ0 ， Q0
产量
差分输出对。 LVHSTL接口电平。
注意：
上拉
和
下拉
指的是内部的输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
CLK0 ， CLK1
输入电容CLK_EN ，
CLK_SEL
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
最大
4
4
51
51
单位
pF
pF
K
K
8525BG
www.icst.com/products/hiperclocks.html
2
REV 。 B 2001年7月27日
集成
电路
系统公司
ICS8525
L
OW
S
KEW
, 1-
TO
-4
LVCMOS-
TO
-LVHSTL F
ANOUT
B
UFFER
输入
输出
选定的源
CLK0
CLK1
CLK0
Q0通Q3
残疾人;低
残疾人;低
启用
nQ0通nQ3
残疾人; HIGH
残疾人; HIGH
启用
T
ABLE
3A 。
ONTROL
I
NPUT
F
油膏
T
ABLE
CLK_EN
0
0
1
CLK_SEL
0
1
0
1
1
CLK1
启用
启用
CLK_EN开关后，时钟ooutputs被禁用或启用下面的上升沿和下降沿的输入时钟边沿
如图1中所示。
在主动模式下，输出的状态是，如表3B中所描述的CLK0和CLK1输入的函数。
残
CLK0 ， CLK1
启用
CLK_EN
nQ0 - nQ3
Q0 - Q3
F
IGURE
1 - CLK_EN牛逼
即时通信
D
IAGRAM
T
ABLE
3B 。
LOCK
I
NPUT
F
油膏
T
ABLE
输入
CLK0或CLK1
0
1
Q0通Q3
低
高
输出
nQ0通nQ3
高
低
8525BG
www.icst.com/products/hiperclocks.html
3
REV 。 B 2001年7月27日
集成
电路
系统公司
ICS8525
L
OW
S
KEW
, 1-
TO
-4
LVCMOS-
TO
-LVHSTL F
ANOUT
B
UFFER
4.6V
-0.5V到V
DD
+ 0.5V
-0.5V到V
DDO
+ 0.5V
73.2 ℃/ W（ 0lfpm ）
-65 ℃150 ℃的
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DDX
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
超出上述绝对最大额定值强调可能会造成永久性损坏设备。这些额定
英格斯只强调规范。产品在这些条件或超出这些条件的任何功能操作
在上市
DC特性
or
AC特性
是不是暗示。暴露在绝对最大额定值条件下，
长时间可能会影响产品的可靠性。
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
70°C
符号
V
DD
V
DDO
I
DD
参数
正电源电压
输出电源电压
电源电流
测试条件
最低
3.135
1.6
典型
3.3
1.8
最大
3.465
2.0
50
单位
V
V
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
70°C
符号
V
IH
参数
输入高电压
CLK0 ， CLK1
CLK_EN ，
CLK_SEL
CLK0 ， CLK1
CLK_EN ，
CLK_SEL
CLK0 ， CLK1 ，
CLK_SEL
CLK_EN
CLK0 ， CLK1 ，
CLK_SEL
CLK_EN
测试条件
最低
2
2
-0.3
-0.3
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-5
-150
典型
最大
3.765
3.765
1.3
0.8
150
5
单位
V
V
V
V
A
A
A
A
V
IL
输入低电压
I
IH
输入高电流
I
IL
输入低电平电流
T
ABLE
4C 。 LVHSTL DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
70°C
符号
V
OH
V
OL
V
OX
V
摇摆
参数
输出高电压;
注1
输出低电压;
注1
输出电压交叉
测试条件
最低
1
0
40 ％ ×（ V
OH
-V
OL
) + V
OL
0.75
典型
最大
1.2
0.4
60 ％× （V
OH
-V
OL
) + V
OL
1.25
单位
V
V
V
V
峰 - 峰值
输出电压摆幅
注1 ：输出端接50
到GND 。
8525BG
www.icst.com/products/hiperclocks.html
4
REV 。 B 2001年7月27日
集成
电路
系统公司
ICS8525
L
OW
S
KEW
, 1-
TO
-4
LVCMOS-
TO
-LVHSTL F
ANOUT
B
UFFER
测试条件
≤ 266MHz的
最低
1.0
典型
最大
266
1.9
35
150
20 ％至80％ @ 50MHz的
20 ％至80％ @ 50MHz的
300
300
700
700
单位
兆赫
ns
ps
ps
ps
ps
%
T
ABLE
5. AC - C
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
70°C
符号
f
最大
t
PD
参数
最大输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
输出上升时间
输出下降时间
t
SK （ O）
t
SK （PP）的
t
R
t
F
ODC
输出占空比
45
50
55
所有参数测量266MHz的，除非另有说明。
的周期到周期抖动的输入将等于抖动的输出。票面T不加抖动。
注1 ：从输入到差动输出交叉点的50％的点测得的。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：定义为偏移在不同的设备输出端在相同的电源电压工作，并间
以同样的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注4 ：该参数定义符合JEDEC标准65 。
8525BG
www.icst.com/products/hiperclocks.html
5
REV 。 B 2001年7月27日
QQ：2881677436 复制
