集成
电路
系统公司
ICS85214
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
F
EATURES
5差分HSTL输出兼容
可选的差分CLK0 ， nCLK0或LVCMOS / LVTTL
时钟输入
CLK0 ， nCLK0对可以接受以下差异
输入电平： LVDS ， LVPECL ， HSTL ， SSTL ， HCSL
CLK1可以接受以下的输入电平：
LVCMOS或LVTTL
输出频率高达700MHz
转换任何单端输入信号的HSTL电平
与nCLK0输入电阻偏置
输出偏斜： 30PS （最大值）
部分到部分歪斜： 250PS （最大值）
传播延迟： 1.8ns （最大值）
3.3V内核， 1.8V输出工作电源
0 ° C至85°C的工作环境温度
可应要求提供工业级温度信息
G
ENERAL
D
ESCRIPTION
该ICS85214是一种低歪斜，高性能
,&6
1至5差分至HSTL扇出缓冲器和一个
HiPerClockS
在HiPerClockS 系列高成员
从ICS性能的时钟解决方案。该
CLK0 ， nCLK0对可以接受最标准的昼夜温差
髓鞘的输入电平。单端输入CLK1接受
LVCMOS或LVTTL输入电平。保证出力和兼职
对部分偏移特性使ICS85214理想
这些时钟分配的应用程序，要求以及DE-
罚款的性能和可重复性。
B
LOCK
D
IAGRAM
nCLK_EN
D
Q
LE
CLK0
nCLK0
CLK1
P
IN
A
SSIGNMENT
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
Q4
nQ4
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
DDO
nCLK_EN
V
DD
nc
CLK1
CLK0
nCLK0
nc
CLK_SEL
GND
0
0
1
1
Q0
nQ0
Q1
nQ1
CLK_SEL
Q2
nQ2
Q3
nQ3
Q4
nQ4
ICS85214
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米包体
G封装
顶视图
85214AG
www.icst.com/products/hiperclocks.html
1
REV 。一2003年7月17日
集成
电路
系统公司
ICS85214
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
TYPE
描述
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
电源接地。
时钟选择输入。当HIGH ，选择CLK1输入。
下拉
当低，选择CLK0 ， nCLK0输入。 LVTTL / LVCMOS接口电平。
无连接。
上拉
INVER婷差分时钟输入。
下拉非INVER婷差分时钟输入。
下拉时钟输入。 LVTTL / LVCMOS接口电平。
核心供电引脚。
同步时钟使能。低电平时，时钟输出跟随时钟输入。
下拉高时，Q输出被强制为低电平， NQ输出被强制为高。
LVTTL / LVCMOS接口电平。
输出电源引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 4
5, 6
7, 8
9, 10
11
12
13, 17
14
15
16
18
19
20
名字
Q0 ， nQ0
Q1 ， NQ1
Q2 ， NQ2
Q3 ， nQ3
Q4 ， nQ4
GND
CLK_SEL
nc
nCLK0
CLK0
CLK1
V
DD
nCLK_EN
V
DDO
产量
产量
产量
产量
产量
动力
输入
未使用
输入
输入
输入
动力
输入
动力
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
K
K
85214AG
www.icst.com/products/hiperclocks.html
2
REV 。一2003年7月17日
集成
电路
系统公司
ICS85214
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
输出
Q0:Q4
启用
nQ0 ： nQ4
启用
T
ABLE
3A 。
ONTROL
I
NPUT
F
油膏
T
ABLE
输入
nCLK_EN
0
1
残疾人;低
残疾人; HIGH
nCLK_EN开关后，时钟输出被禁用或启用下面的上升沿和下降沿的输入时钟边沿
如图1中所示。
在主动模式下，输出的状态是，如表3B中所描述的CLK0 ， nCLK0输入的函数。
残
nCLK0
CLK0
启用
nCLK_EN
nQ0 ： nQ4
Q0:Q4
F
IGURE
1. nCLK_EN牛逼
即时通信
D
IAGRAM
T
ABLE
3B 。
LOCK
I
NPUT
F
油膏
T
ABLE
输入
CLK0 ， CLK1
0
1
0
1
偏见;注1
偏见;注1
nCLK0
1
0
偏见;注1
偏见;注1
0
1
Q0:Q4
低
高
低
高
高
低
输出
nQ0 ： nQ4
高
低
高
低
低
高
输入到输出模式
差分至差分
差分至差分
单端至差分
单端至差分
单端至差分
单端至差分
极性
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
INVER婷
INVER婷
注1 ：请参见应用信息部分， "Wiring的差分输入接受单端Levels" 。
85214AG
www.icst.com/products/hiperclocks.html
3
REV 。一2003年7月17日
集成
电路
系统公司
ICS85214
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DDO
+ 0.5V
73.2 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
DD
产出，V
DDO
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
X
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
85°C
符号
V
DD
V
DDO
I
DD
参数
输入电源电压
输出电源电压
电源电流
测试条件
最低
3.135
1.6
典型
3.3
1.8
最大
3.465
2.0
80
单位
V
V
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
85°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
nCLK_EN ， CLK_SEL
CLK1
nCLK_EN ， CLK_SEL
CLK1
CLK1 ， CLK_SEL ，
nCLK_EN
CLK1 ， CLK_SEL ，
nCLK_EN
测试条件
最低
2
2
-0.3
-0.3
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
-5
典型
最大
V
DD
+ 0.3
V
DD
+ 0.3
0.8
1.3
150
单位
V
V
V
V
A
A
T
ABLE
4C 。
。微分
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
85°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
nCLK0
CLK0
nCLK0
CLK0
测试条件
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-150
-5
1.3
V
DD
- 0.85
最低
典型
最大
5
150
单位
A
A
A
A
V
V
峰 - 峰值输入电压
0.15
共模输入电压;
0.5
V
CMR
注1,2
注1 ：对于单端应用程序的最大输入电压为CLK0 ， nCLK0为V
DD
+ 0.3V.
注2 ：共模电压定义为V
IH
.
85214AG
www.icst.com/products/hiperclocks.html
4
REV 。一2003年7月17日
集成
电路
系统公司
ICS85214
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
测试条件
最低
1
0
38 ％ ×（ V
OH
- V
OL
) + V
OL
0.6
典型
最大
1.4
0.4
60 ％× （V
OH
- V
OL
) + V
OL
1.1
单位
V
V
V
V
T
ABLE
4D 。 HSTL DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
85°C
符号参数
输出高电压;
V
OH
注1
输出低电压;
V
OL
注1
V
OX
V
摇摆
输出电压交叉
峰 - 峰值
输出电压摆幅
注1 ：输出端接50
到地面。
T
ABLE
5. AC - C
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
85°C
符号
f
最大
t
PD
参数
输出频率
CLK0 ， nCLK0
CLK1
测试条件
最低
典型
最大
700
300
单位
兆赫
兆赫
ns
ps
ps
ps
ps
%
%
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
输出上升时间
输出下降时间
输出占空比
CLK0 ， nCLK0
≤ 700MHz的
1.0
1.8
30
250
t
SK （ O）
t
SK （PP）的
t
R
t
F
O DC
20 ％至80％
20 ％至80％
200
200
46
700
700
54
CLK1
45
55
在f测量所有参数
最大
除非另有说明。
的周期对周期抖动的输入将等于抖动的输出。票面T不加抖动。
注1 ：无论从差分输入交叉点或V实测
DD
/ 2的差分输出交叉点。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量输出差分交叉点。
注3 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注4 ：该参数定义符合JEDEC标准65 。
85214AG
www.icst.com/products/hiperclocks.html
5
REV 。一2003年7月17日
集成
电路
系统公司
ICS85214
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
F
EATURES
5差分HSTL输出兼容
可选的差分CLK0 ， nCLK0或LVCMOS / LVTTL
时钟输入
CLK0 ， nCLK0对可以接受以下差异
输入电平： LVDS ， LVPECL ， HSTL ， SSTL ， HCSL
CLK1可以接受以下的输入电平：
LVCMOS或LVTTL
输出频率高达700MHz
转换任何单端输入信号的HSTL电平
与nCLK0输入电阻偏置
输出偏斜： 30PS （最大值）
部分到部分歪斜： 250PS （最大值）
传播延迟： 1.8ns （最大值）
3.3V内核， 1.8V输出工作电源
0 ° C至85°C的工作环境温度
可应要求提供工业级温度信息
G
ENERAL
D
ESCRIPTION
该ICS85214是一种低歪斜，高性能
,&6
1至5差分至HSTL扇出缓冲器和一个
HiPerClockS
在HiPerClockS 系列高成员
从ICS性能的时钟解决方案。该
CLK0 ， nCLK0对可以接受最标准的昼夜温差
髓鞘的输入电平。单端输入CLK1接受
LVCMOS或LVTTL输入电平。保证出力和兼职
对部分偏移特性使ICS85214理想
这些时钟分配的应用程序，要求以及DE-
罚款的性能和可重复性。
B
LOCK
D
IAGRAM
nCLK_EN
D
Q
LE
CLK0
nCLK0
CLK1
P
IN
A
SSIGNMENT
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
Q4
nQ4
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
DDO
nCLK_EN
V
DD
nc
CLK1
CLK0
nCLK0
nc
CLK_SEL
GND
0
0
1
1
Q0
nQ0
Q1
nQ1
CLK_SEL
Q2
nQ2
Q3
nQ3
Q4
nQ4
ICS85214
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米包体
G封装
顶视图
85214AG
www.icst.com/products/hiperclocks.html
1
REV 。一2003年7月17日
集成
电路
系统公司
ICS85214
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
TYPE
描述
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
电源接地。
时钟选择输入。当HIGH ，选择CLK1输入。
下拉
当低，选择CLK0 ， nCLK0输入。 LVTTL / LVCMOS接口电平。
无连接。
上拉
INVER婷差分时钟输入。
下拉非INVER婷差分时钟输入。
下拉时钟输入。 LVTTL / LVCMOS接口电平。
核心供电引脚。
同步时钟使能。低电平时，时钟输出跟随时钟输入。
下拉高时，Q输出被强制为低电平， NQ输出被强制为高。
LVTTL / LVCMOS接口电平。
输出电源引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 4
5, 6
7, 8
9, 10
11
12
13, 17
14
15
16
18
19
20
名字
Q0 ， nQ0
Q1 ， NQ1
Q2 ， NQ2
Q3 ， nQ3
Q4 ， nQ4
GND
CLK_SEL
nc
nCLK0
CLK0
CLK1
V
DD
nCLK_EN
V
DDO
产量
产量
产量
产量
产量
动力
输入
未使用
输入
输入
输入
动力
输入
动力
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
K
K
85214AG
www.icst.com/products/hiperclocks.html
2
REV 。一2003年7月17日
集成
电路
系统公司
ICS85214
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
输出
Q0:Q4
启用
nQ0 ： nQ4
启用
T
ABLE
3A 。
ONTROL
I
NPUT
F
油膏
T
ABLE
输入
nCLK_EN
0
1
残疾人;低
残疾人; HIGH
nCLK_EN开关后，时钟输出被禁用或启用下面的上升沿和下降沿的输入时钟边沿
如图1中所示。
在主动模式下，输出的状态是，如表3B中所描述的CLK0 ， nCLK0输入的函数。
残
nCLK0
CLK0
启用
nCLK_EN
nQ0 ： nQ4
Q0:Q4
F
IGURE
1. nCLK_EN牛逼
即时通信
D
IAGRAM
T
ABLE
3B 。
LOCK
I
NPUT
F
油膏
T
ABLE
输入
CLK0 ， CLK1
0
1
0
1
偏见;注1
偏见;注1
nCLK0
1
0
偏见;注1
偏见;注1
0
1
Q0:Q4
低
高
低
高
高
低
输出
nQ0 ： nQ4
高
低
高
低
低
高
输入到输出模式
差分至差分
差分至差分
单端至差分
单端至差分
单端至差分
单端至差分
极性
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
INVER婷
INVER婷
注1 ：请参见应用信息部分， "Wiring的差分输入接受单端Levels" 。
85214AG
www.icst.com/products/hiperclocks.html
3
REV 。一2003年7月17日
集成
电路
系统公司
ICS85214
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DDO
+ 0.5V
73.2 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
DD
产出，V
DDO
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
X
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
85°C
符号
V
DD
V
DDO
I
DD
参数
输入电源电压
输出电源电压
电源电流
测试条件
最低
3.135
1.6
典型
3.3
1.8
最大
3.465
2.0
80
单位
V
V
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
85°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
nCLK_EN ， CLK_SEL
CLK1
nCLK_EN ， CLK_SEL
CLK1
CLK1 ， CLK_SEL ，
nCLK_EN
CLK1 ， CLK_SEL ，
nCLK_EN
测试条件
最低
2
2
-0.3
-0.3
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
-5
典型
最大
V
DD
+ 0.3
V
DD
+ 0.3
0.8
1.3
150
单位
V
V
V
V
A
A
T
ABLE
4C 。
。微分
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
85°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
nCLK0
CLK0
nCLK0
CLK0
测试条件
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-150
-5
1.3
V
DD
- 0.85
最低
典型
最大
5
150
单位
A
A
A
A
V
V
峰 - 峰值输入电压
0.15
共模输入电压;
0.5
V
CMR
注1,2
注1 ：对于单端应用程序的最大输入电压为CLK0 ， nCLK0为V
DD
+ 0.3V.
注2 ：共模电压定义为V
IH
.
85214AG
www.icst.com/products/hiperclocks.html
4
REV 。一2003年7月17日
集成
电路
系统公司
ICS85214
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
测试条件
最低
1
0
38 ％ ×（ V
OH
- V
OL
) + V
OL
0.6
典型
最大
1.4
0.4
60 ％× （V
OH
- V
OL
) + V
OL
1.1
单位
V
V
V
V
T
ABLE
4D 。 HSTL DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
85°C
符号参数
输出高电压;
V
OH
注1
输出低电压;
V
OL
注1
V
OX
V
摇摆
输出电压交叉
峰 - 峰值
输出电压摆幅
注1 ：输出端接50
到地面。
T
ABLE
5. AC - C
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
85°C
符号
f
最大
t
PD
参数
输出频率
CLK0 ， nCLK0
CLK1
测试条件
最低
典型
最大
700
300
单位
兆赫
兆赫
ns
ps
ps
ps
ps
%
%
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
输出上升时间
输出下降时间
输出占空比
CLK0 ， nCLK0
≤ 700MHz的
1.0
1.8
30
250
t
SK （ O）
t
SK （PP）的
t
R
t
F
O DC
20 ％至80％
20 ％至80％
200
200
46
700
700
54
CLK1
45
55
在f测量所有参数
最大
除非另有说明。
的周期对周期抖动的输入将等于抖动的输出。票面T不加抖动。
注1 ：无论从差分输入交叉点或V实测
DD
/ 2的差分输出交叉点。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量输出差分交叉点。
注3 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注4 ：该参数定义符合JEDEC标准65 。
85214AG
www.icst.com/products/hiperclocks.html
5
REV 。一2003年7月17日
QQ：2881677436 复制
