集成
电路
系统公司
ICS85211I
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
F
EATURES
2差分LVHSTL兼容输出
1差分CLK ， NCLK输入对
CLK ， NCLK对可以接受以下差异
输入电平： LVDS ， LVPECL ， LVHSTL ， SSTL ， HCSL
最大输出频率： 700MHz的
任何转换单端输入信号LVHSTL
与NCLK输入电阻偏置电平
输出偏斜： 30PS （最大值）
部分到部分歪斜： 250PS （最大值）
传播延迟： 1ns的（最大）
输出占空比： 49％ - 51％上升至266.6MHz
V
OH
= 1.2V （最大）
工作电压3.3V
-40 ° C至85°C的工作环境温度
G
ENERAL
D
ESCRIPTION
该ICS85211I是一个低偏移，高perfor-
曼斯1至2差分至LVHSTL扇出
HiPerClockS
缓冲器和HiPerClockS的成员
系列高性能时钟解决方案
从ICS 。在CLK ， NCLK对可以接受的最
标准差输入levels.The ICS85211I是字符
terized从一个3.3V电源供电。瓜拉尼
开球输出和零件到部件歪斜的特性使
在ICS85211I适合那些时钟分配应用程序
阳离子，要求明确定义的性能和再
peatability 。为了获得最佳性能，终止所有输出。
,&6
B
LOCK
D
IAGRAM
Q0
nQ0
Q1
nQ1
P
IN
A
SSIGNMENT
Q0
nQ0
Q1
nQ1
1
2
3
4
8
7
6
5
V
DD
CLK
NCLK
GND
CLK
NCLK
ICS85211I
8引脚SOIC
3.90毫米X 4.90毫米X 1.37毫米包体
男包
顶视图
85211AMI
www.icst.com/products/hiperclocks.html
1
REV 。 B ARPIL 8 ， 2003
集成
电路
系统公司
ICS85211I
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
TYPE
产量
产量
动力
输入
输入
动力
V
DD
/2
描述
差分输出对。 LVHSTL接口电平。
差分输出对。 LVHSTL接口电平。
电源接地。
INVER婷差分时钟输入。 V
DD
/ 2时默认悬空。
正电源引脚。
下拉非INVER婷差分时钟输入。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 4
5
6
7
8
名字
Q0 ， nQ0
Q1 ， NQ1
GND
NCLK
CLK
V
DD
注意：
下拉
指的是内部的输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
51
51
测试条件
最低
典型
最大
4
单位
pF
K
K
T
ABLE
3. C
LOCK
I
NPUT
F
油膏
T
ABLE
输入
CLK
0
1
0
1
偏见;注1
偏见;注1
NCLK
0
1
偏见;注1
偏见;注1
0
1
Q0, Q1
低
高
低
高
高
低
输出
nQ0 ， NQ1
高
低
高
低
低
高
输入到输出模式
差分至差分
差分至差分
单端至差分
单端至差分
单端至差分
单端至差分
极性
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
INVER婷
INVER婷
注1 ：请参见应用信息部分， "Wiring的差分输入接受单端Levels" 。
85211AMI
www.icst.com/products/hiperclocks.html
2
REV 。 B ARPIL 8 ， 2003
集成
电路
系统公司
ICS85211I
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DD
+ 0.5V
112.7 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
DD
产出，V
DD
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
I
DD
参数
电源电压
电源电流
测试条件
最低
3.135
典型
3.3
最大
3.465
50
单位
V
mA
T
ABLE
4B 。
。微分
DC
极特
,
V
DD
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
NCLK
CLK
NCLK
CLK
测试条件
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-150
-5
0.15
1.3
V
DD
- 0.85
最低
典型
最大
150
150
单位
A
A
A
A
V
V
峰 - 峰值输入电压
V
CMR
共模输入电压;注： 1 ， 2
0.5
注1 ：对于单端应用的最大输入电压为CLK和NCLK为V
DD
+ 0.3V.
注2 ：共模电压定义为V
IH
.
T
ABLE
4C 。 LVHSTL DC
极特
,
V
DD
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
OH
V
OL
V
摇摆
参数
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
测试条件
最低
1.0
0
0.6
0.9
典型
最大
1.2
0.4
1.2
单位
V
V
V
注1 ：所有的输出必须有50终止
W
到地面。
T
ABLE
5. AC - C
极特
,
V
DD
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
最大
t
PD
参数
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
输出上升/下降时间
输出占空比
20 ％至80％
200
47
≤ 600MHz的
0.7
测试条件
最低
典型
最大
700
1.0
30
250
600
53
单位
兆赫
ns
ps
ps
ps
%
t
SK （ O）
t
SK （PP）的
t
R
/ t
F
ODC
≤ 266.6MHz
49
51
%
所有测量参数为600MHz ，除非另有说明。
的周期到周期抖动的输入将等于抖动的输出。票面T不加抖动。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量输出差分交叉点。
注3 ：定义为偏移在不同的设备输出端在相同的电源电压工作之间并与负载相等
条件。使用同一类型的每个设备上的输入，输出在差分交叉点测定。
注4 ：该参数定义符合JEDEC标准65 。
85211AMI
www.icst.com/products/hiperclocks.html
3
REV 。 B ARPIL 8 ， 2003
集成
电路
系统公司
ICS85211I
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
P
ARAMETER
M
EASUREMENT
I
载文信息
V
DD
=
3.3V±5%
Qx
范围
V
DD
NCLK
LVHSTL
nQx
V
PP
交叉点
V
CMR
CLK
GND
GND = 0V
3.3V
安输出
L
OAD
AC牛逼
美东时间
C
IRCUIT
nQx
Qx
NQY
Qy
TSK （ O）
D
。微分
I
NPUT
L
伊维尔基尼
Qx
第1部分
nQx
Qy
第2部分
NQY
TSK （ PP）
O
安输出
S
KEW
P
艺术
-
TO
-P
艺术
S
KEW
NCLK
80%
80%
V
20%
时钟输出
t
R
SW I N G -
CLK
nQ0 ， NQ1
Q0, Q1
t
PD
20%
t
F
O
安输出
R
ISE
/F
所有
T
IME
nQ0 ， NQ1
Q0, Q1
脉冲宽度
t
期
P
ROPAGATION
D
ELAY
ODC =
t
PW
t
期
ODC &吨
P
ERIOD
85211AMI
www.icst.com/products/hiperclocks.html
4
REV 。 B ARPIL 8 ， 2003
集成
电路
系统公司
ICS85211I
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
A
PPLICATION
I
载文信息
W
IRING
该
D
。微分
I
NPUT TO
A
CCEPT
S
炉火
E
NDED
L
EVELS
的R1和R2可能需要进行调整，以在定位V_REF
中心的输入的电压摆幅。例如，如果输入
时钟的摆幅只有2.5V和V
DD
= 3.3V ， V_REF应该是1.25V
和R 2 / R 1 = 0.609 。
VDD
图1
显示了差分输入可连接到接受
单端水平。参考电压V_REF = V
DD
/ 2是
由偏置电阻器R1， R2和C1产生的。该偏置电路
应位于尽可能接近到输入引脚。比
R1
1K
单端时钟输入
CLK
V_REF
NCLK
C1
0.1u
R2
1K
F
IGURE
1. S
炉火
E
NDED
S
IGNAL
D
分料
D
。微分
I
NPUT
S
电气原理
E
XAMPLE
图2
示ICS85211I的示意性例子。在这
例如，该输入是由一个ICS HiPerClockS从动LVHSTL
驱动程序。去耦电容应的物理位置
1.8V
ZO = 50欧姆
5
6
7
8
靠近电源引脚。对于ICS85211I ，未使用的输出需要
被终止。
ZO = 50欧姆
U1
GND
NCLK
CLK
VDD
nQ1
Q1
nQ0
Q0
4
3
2
1
ZO = 50欧姆
+
R1
50
R2
50
LVHSTL输入
-
ZO = 50欧姆
LVHSTL
ICS
HiPerClockS
LVHSTL DRIV器
R6
50
R5
50
VDD=3.3V
C1
0.1u
ICS85211
R3
50
未使用
R4
产量
50
需要
Be
终止
F
IGURE
2. ICS85211I LVHSTL B
UFFER
S
电气原理
E
XAMPLE
85211AMI
www.icst.com/products/hiperclocks.html
5
REV 。 B ARPIL 8 ， 2003
集成
电路
系统公司
ICS85211I
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
F
EATURES
2差分LVHSTL兼容输出
1差分CLK ， NCLK输入对
CLK ， NCLK对可以接受以下差异
输入电平： LVDS ， LVPECL ， LVHSTL ， SSTL ， HCSL
最大输出频率： 700MHz的
任何转换单端输入信号LVHSTL
与NCLK输入电阻偏置电平
输出偏斜： 30PS （最大值）
部分到部分歪斜： 250PS （最大值）
传播延迟： 1ns的（最大）
输出占空比： 49％ - 51％上升至266.6MHz
V
OH
= 1.2V （最大）
工作电压3.3V
-40 ° C至85°C的工作环境温度
G
ENERAL
D
ESCRIPTION
该ICS85211I是一个低偏移，高perfor-
曼斯1至2差分至LVHSTL扇出
HiPerClockS
缓冲器和HiPerClockS的成员
系列高性能时钟解决方案
从ICS 。在CLK ， NCLK对可以接受的最
标准差输入levels.The ICS85211I是字符
terized从一个3.3V电源供电。瓜拉尼
开球输出和零件到部件歪斜的特性使
在ICS85211I适合那些时钟分配应用程序
阳离子，要求明确定义的性能和再
peatability 。为了获得最佳性能，终止所有输出。
,&6
B
LOCK
D
IAGRAM
Q0
nQ0
Q1
nQ1
P
IN
A
SSIGNMENT
Q0
nQ0
Q1
nQ1
1
2
3
4
8
7
6
5
V
DD
CLK
NCLK
GND
CLK
NCLK
ICS85211I
8引脚SOIC
3.90毫米X 4.90毫米X 1.37毫米包体
男包
顶视图
85211AMI
www.icst.com/products/hiperclocks.html
1
REV 。 B ARPIL 8 ， 2003
集成
电路
系统公司
ICS85211I
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
TYPE
产量
产量
动力
输入
输入
动力
V
DD
/2
描述
差分输出对。 LVHSTL接口电平。
差分输出对。 LVHSTL接口电平。
电源接地。
INVER婷差分时钟输入。 V
DD
/ 2时默认悬空。
正电源引脚。
下拉非INVER婷差分时钟输入。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 4
5
6
7
8
名字
Q0 ， nQ0
Q1 ， NQ1
GND
NCLK
CLK
V
DD
注意：
下拉
指的是内部的输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
51
51
测试条件
最低
典型
最大
4
单位
pF
K
K
T
ABLE
3. C
LOCK
I
NPUT
F
油膏
T
ABLE
输入
CLK
0
1
0
1
偏见;注1
偏见;注1
NCLK
0
1
偏见;注1
偏见;注1
0
1
Q0, Q1
低
高
低
高
高
低
输出
nQ0 ， NQ1
高
低
高
低
低
高
输入到输出模式
差分至差分
差分至差分
单端至差分
单端至差分
单端至差分
单端至差分
极性
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
INVER婷
INVER婷
注1 ：请参见应用信息部分， "Wiring的差分输入接受单端Levels" 。
85211AMI
www.icst.com/products/hiperclocks.html
2
REV 。 B ARPIL 8 ， 2003
集成
电路
系统公司
ICS85211I
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DD
+ 0.5V
112.7 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
DD
产出，V
DD
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
I
DD
参数
电源电压
电源电流
测试条件
最低
3.135
典型
3.3
最大
3.465
50
单位
V
mA
T
ABLE
4B 。
。微分
DC
极特
,
V
DD
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
NCLK
CLK
NCLK
CLK
测试条件
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-150
-5
0.15
1.3
V
DD
- 0.85
最低
典型
最大
150
150
单位
A
A
A
A
V
V
峰 - 峰值输入电压
V
CMR
共模输入电压;注： 1 ， 2
0.5
注1 ：对于单端应用的最大输入电压为CLK和NCLK为V
DD
+ 0.3V.
注2 ：共模电压定义为V
IH
.
T
ABLE
4C 。 LVHSTL DC
极特
,
V
DD
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
OH
V
OL
V
摇摆
参数
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
测试条件
最低
1.0
0
0.6
0.9
典型
最大
1.2
0.4
1.2
单位
V
V
V
注1 ：所有的输出必须有50终止
W
到地面。
T
ABLE
5. AC - C
极特
,
V
DD
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
最大
t
PD
参数
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
输出上升/下降时间
输出占空比
20 ％至80％
200
47
≤ 600MHz的
0.7
测试条件
最低
典型
最大
700
1.0
30
250
600
53
单位
兆赫
ns
ps
ps
ps
%
t
SK （ O）
t
SK （PP）的
t
R
/ t
F
ODC
≤ 266.6MHz
49
51
%
所有测量参数为600MHz ，除非另有说明。
的周期到周期抖动的输入将等于抖动的输出。票面T不加抖动。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量输出差分交叉点。
注3 ：定义为偏移在不同的设备输出端在相同的电源电压工作之间并与负载相等
条件。使用同一类型的每个设备上的输入，输出在差分交叉点测定。
注4 ：该参数定义符合JEDEC标准65 。
85211AMI
www.icst.com/products/hiperclocks.html
3
REV 。 B ARPIL 8 ， 2003
集成
电路
系统公司
ICS85211I
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
P
ARAMETER
M
EASUREMENT
I
载文信息
V
DD
=
3.3V±5%
Qx
范围
V
DD
NCLK
LVHSTL
nQx
V
PP
交叉点
V
CMR
CLK
GND
GND = 0V
3.3V
安输出
L
OAD
AC牛逼
美东时间
C
IRCUIT
nQx
Qx
NQY
Qy
TSK （ O）
D
。微分
I
NPUT
L
伊维尔基尼
Qx
第1部分
nQx
Qy
第2部分
NQY
TSK （ PP）
O
安输出
S
KEW
P
艺术
-
TO
-P
艺术
S
KEW
NCLK
80%
80%
V
20%
时钟输出
t
R
SW I N G -
CLK
nQ0 ， NQ1
Q0, Q1
t
PD
20%
t
F
O
安输出
R
ISE
/F
所有
T
IME
nQ0 ， NQ1
Q0, Q1
脉冲宽度
t
期
P
ROPAGATION
D
ELAY
ODC =
t
PW
t
期
ODC &吨
P
ERIOD
85211AMI
www.icst.com/products/hiperclocks.html
4
REV 。 B ARPIL 8 ， 2003
集成
电路
系统公司
ICS85211I
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
A
PPLICATION
I
载文信息
W
IRING
该
D
。微分
I
NPUT TO
A
CCEPT
S
炉火
E
NDED
L
EVELS
的R1和R2可能需要进行调整，以在定位V_REF
中心的输入的电压摆幅。例如，如果输入
时钟的摆幅只有2.5V和V
DD
= 3.3V ， V_REF应该是1.25V
和R 2 / R 1 = 0.609 。
VDD
图1
显示了差分输入可连接到接受
单端水平。参考电压V_REF = V
DD
/ 2是
由偏置电阻器R1， R2和C1产生的。该偏置电路
应位于尽可能接近到输入引脚。比
R1
1K
单端时钟输入
CLK
V_REF
NCLK
C1
0.1u
R2
1K
F
IGURE
1. S
炉火
E
NDED
S
IGNAL
D
分料
D
。微分
I
NPUT
S
电气原理
E
XAMPLE
图2
示ICS85211I的示意性例子。在这
例如，该输入是由一个ICS HiPerClockS从动LVHSTL
驱动程序。去耦电容应的物理位置
1.8V
ZO = 50欧姆
5
6
7
8
靠近电源引脚。对于ICS85211I ，未使用的输出需要
被终止。
ZO = 50欧姆
U1
GND
NCLK
CLK
VDD
nQ1
Q1
nQ0
Q0
4
3
2
1
ZO = 50欧姆
+
R1
50
R2
50
LVHSTL输入
-
ZO = 50欧姆
LVHSTL
ICS
HiPerClockS
LVHSTL DRIV器
R6
50
R5
50
VDD=3.3V
C1
0.1u
ICS85211
R3
50
未使用
R4
产量
50
需要
Be
终止
F
IGURE
2. ICS85211I LVHSTL B
UFFER
S
电气原理
E
XAMPLE
85211AMI
www.icst.com/products/hiperclocks.html
5
REV 。 B ARPIL 8 ， 2003
QQ：2881677436 复制
