集成
电路
系统公司
ICS85210-21
L
OW
S
KEW
, D
UAL
, 1-
TO
-5
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
F
EATURES
双1至5 HSTL输出银行
2个可选差分时钟输入对
CLKX ， nCLKx对可以接受以下差异
输入电平： LVPECL ， LVDS ， HSTL ， SSTL ， HCSL
最大输出频率： 650MHz的
转换任何单端输入信号为3.3V
HSTL水平与nCLKx输入电阻偏置
输出偏斜： 50ps的（最大）
部分到部分偏斜： 350ps （最大）
传播延迟：为2ns （最大值）
3.3V内核， 1.8V输出工作电源
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
G
ENERAL
D
ESCRIPTION
该ICS85210-21是一个低偏移，高perfor-
ICS
曼斯双1至5差分到HSTL扇出
HiPerClockS
缓冲器和HiPerClock 的成员
S
系列高性能时钟解决方案
从ICS 。在CLKX ， nCLKx对可以接受
大多数标准的差分输入级。该ICS85210-21是
其特征为采用3.3V电源供电。
保证出力和参数T-以标准杆吨歪斜characteris-
抽动使ICS85210-21适合那些时钟distri-
bution的应用要求明确perfor-
曼斯和可重复性。
B
LOCK
D
IAGRAM
CLK0
nCLK0
QA0
nQA0
P
IN
A
SSIGNMENT
nQA0
nQA1
nQA2
V
DDO
V
DDO
QA1
nQA1
QA2
nQA2
V
DD
QA3
nQA3
QA4
nQA4
QB0
nQB0
QB1
nQB1
QB2
nQB2
QB3
nQB3
QB4
nQB4
nc
CLK0
nCLK0
nc
CLK1
nCLK1
GND
1
2
3
4
5
6
7
8
32 31 30 29 28 27 26 25
24
23
22
QA3
nQA3
QA4
nQA4
QB0
nQB0
QB1
nQB1
ICS85210-21
QA0
QA1
QA2
21
20
19
18
17
CLK1
nCLK1
9 10 11 12 13 14 15 16
V
DDO
nQB4
QB4
nQB3
QB3
nQB2
QB2
V
DDO
32引脚LQFP
采用7mm x 7mm X 1.4毫米包体
Y封装
顶视图
85210AY-21
www.icst.com/products/hiperclocks.html
1
REV 。一2003年10月6日
集成
电路
系统公司
ICS85210-21
L
OW
S
KEW
, D
UAL
, 1-
TO
-5
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
TYPE
动力
未使用
输入
输入
输入
输入
动力
动力
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
上拉
上拉
描述
核心供电引脚。
无连接。
下拉非INVER婷差分时钟输入。
INVER婷差分时钟输入。
INVER婷差分时钟输入。
电源接地。
输出电源引脚。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
下拉非INVER婷差分时钟输入。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2, 5
3
4
6
7
8
9, 16, 25, 32
10, 11
12, 13
14, 15
17, 18
19, 20
21, 22
23, 24
26, 27
28, 29
30, 31
名字
V
DD
nc
CLK0
nCLK0
CLK1
nCLK1
GND
V
DDO
nQB4 ， QB4
nQB3 ， QB3
nQB2 ， QB2
nQB1 ， QB1
nQB0 ， QB0
nQA4 ， QA4
nQA3 ， QA3
nQA2 ， QA2
nQA1 ， QA1
nQA0 ， QA0
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
K
K
85210AY-21
www.icst.com/products/hiperclocks.html
2
REV 。一2003年10月6日
集成
电路
系统公司
ICS85210-21
L
OW
S
KEW
, D
UAL
, 1-
TO
-5
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
4.6V
-0.5V到V
DD
+ 0.5V
50mA
100mA
47.9 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
70°C
符号
V
DD
V
DDO
I
DD
I
DDO
参数
输入电源电压
输出电源电压
电源电流
输出电源电流
空载
0
测试条件
最低
3.135
1.6
典型
3.3
1.8
最大
3.465
2.0
120
单位
V
V
mA
mA
T
ABLE
3B 。
。微分
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
70°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
nCLK0 ， nCLK1
CLK0 ， CLK1
nCLK0 ， nCLK1
CLK0 ， CLK1
测试条件
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-150
-5
1.3
V
DD
- 0.85
最低
典型
最大
5
150
单位
A
A
A
A
V
V
峰 - 峰值输入电压
0.15
共模输入电压;
0.5
V
CMR
注1,2
注1 ：对于单端应用程序的最大输入电压为CLKX和nCLKx为V
DD
+ 0.3V.
注2 ：共模电压定义为V
IH
.
T
ABLE
3C 。 HSTL DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
70°C
符号参数
输出高电压;
V
OH
注1
输出低电压;
V
OL
注1
V
OX
V
摇摆
输出电压交叉
测试条件
最低
1
0
40 ％ ×（ V
OH
- V
OL
) + V
OL
0.6
典型
最大
1.4
0.4
60 ％× （V
OH
- V
OL
) + V
OL
1.1
单位
V
V
V
V
峰 - 峰值
输出电压摆幅
注1 ：输出端接50
到地面。
85210AY-21
www.icst.com/products/hiperclocks.html
3
REV 。一2003年10月6日
集成
电路
系统公司
ICS85210-21
L
OW
S
KEW
, D
UAL
, 1-
TO
-5
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
测试条件
≤ 650MHz的
最低
1.5
典型
最大
650
2
50
350
30 ％至70％ @ 50MHz的
300
700
53
单位
兆赫
ns
ps
ps
ps
%
T
ABLE
4. AC - C
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
70°C
符号
f
最大
t
PD
参数
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
输出上升/下降时间
t
SK （ O）
t
SK （PP）的
t
R
/ t
F
ODC
输出占空比
47
所有测量参数为400MHz ，除非另有说明。
的周期对周期抖动的输入将等于抖动的输出。票面T不加抖动。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量输出差分交叉点。
注3 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注4 ：该参数定义符合JEDEC标准65 。
85210AY-21
www.icst.com/products/hiperclocks.html
4
REV 。一2003年10月6日
集成
电路
系统公司
ICS85210-21
L
OW
S
KEW
, D
UAL
, 1-
TO
-5
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
P
ARAMETER
M
EASUREMENT
I
载文信息
3.3V±5%
V
DD
Qx
范围
V
DD
HSTL
nQx
nCLK0,
nCLK1
V
PP
交叉点
V
CMR
GND
CLK0,
CLK1
GND
0V
3.3V
安输出
L
OAD
AC牛逼
美东时间
C
IRCUIT
nQx
Qx
NQY
Qy
D
。微分
I
NPUT
L
伊维尔基尼
Qx
第1部分
nQx
Qy
第2部分
NQY
t
SK （ O）
t
SK （PP）的
O
安输出
S
KEW
P
艺术
-
TO
-P
艺术
S
KEW
nCLK0,
nCLK1
70%
时钟
输出
70%
V
SW I N G -
30%
t
R
t
F
30%
CLK0,
CLK1
nQAx ，
nQBx
QAx ，
QBX
t
PD
O
安输出
R
ISE
/F
所有
T
IME
nQAx ，
nQBx
QAx ，
QBX
P
ROPAGATION
D
ELAY
脉冲宽度
t
期
ODC =
t
PW
t
期
O
安输出
D
UTY
C
YCLE
/P
ULSE
W
ID
/P
ERIOD
85210AY-21
www.icst.com/products/hiperclocks.html
5
REV 。一2003年10月6日
集成
电路
系统公司
ICS85210-21
L
OW
S
KEW
, D
UAL
, 1-
TO
-5
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
F
EATURES
双1至5 HSTL输出银行
2个可选差分时钟输入对
CLKX ， nCLKx对可以接受以下差异
输入电平： LVPECL ， LVDS ， HSTL ， SSTL ， HCSL
最大输出频率： 650MHz的
转换任何单端输入信号为3.3V
HSTL水平与nCLKx输入电阻偏置
输出偏斜： 50ps的（最大）
部分到部分偏斜： 350ps （最大）
传播延迟：为2ns （最大值）
3.3V内核， 1.8V输出工作电源
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
G
ENERAL
D
ESCRIPTION
该ICS85210-21是一个低偏移，高perfor-
ICS
曼斯双1至5差分到HSTL扇出
HiPerClockS
缓冲器和HiPerClock 的成员
S
系列高性能时钟解决方案
从ICS 。在CLKX ， nCLKx对可以接受
大多数标准的差分输入级。该ICS85210-21是
其特征为采用3.3V电源供电。
保证出力和参数T-以标准杆吨歪斜characteris-
抽动使ICS85210-21适合那些时钟distri-
bution的应用要求明确perfor-
曼斯和可重复性。
B
LOCK
D
IAGRAM
CLK0
nCLK0
QA0
nQA0
P
IN
A
SSIGNMENT
nQA0
nQA1
nQA2
V
DDO
V
DDO
QA1
nQA1
QA2
nQA2
V
DD
QA3
nQA3
QA4
nQA4
QB0
nQB0
QB1
nQB1
QB2
nQB2
QB3
nQB3
QB4
nQB4
nc
CLK0
nCLK0
nc
CLK1
nCLK1
GND
1
2
3
4
5
6
7
8
32 31 30 29 28 27 26 25
24
23
22
QA3
nQA3
QA4
nQA4
QB0
nQB0
QB1
nQB1
ICS85210-21
QA0
QA1
QA2
21
20
19
18
17
CLK1
nCLK1
9 10 11 12 13 14 15 16
V
DDO
nQB4
QB4
nQB3
QB3
nQB2
QB2
V
DDO
32引脚LQFP
采用7mm x 7mm X 1.4毫米包体
Y封装
顶视图
85210AY-21
www.icst.com/products/hiperclocks.html
1
REV 。一2003年10月6日
集成
电路
系统公司
ICS85210-21
L
OW
S
KEW
, D
UAL
, 1-
TO
-5
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
TYPE
动力
未使用
输入
输入
输入
输入
动力
动力
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
上拉
上拉
描述
核心供电引脚。
无连接。
下拉非INVER婷差分时钟输入。
INVER婷差分时钟输入。
INVER婷差分时钟输入。
电源接地。
输出电源引脚。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
下拉非INVER婷差分时钟输入。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2, 5
3
4
6
7
8
9, 16, 25, 32
10, 11
12, 13
14, 15
17, 18
19, 20
21, 22
23, 24
26, 27
28, 29
30, 31
名字
V
DD
nc
CLK0
nCLK0
CLK1
nCLK1
GND
V
DDO
nQB4 ， QB4
nQB3 ， QB3
nQB2 ， QB2
nQB1 ， QB1
nQB0 ， QB0
nQA4 ， QA4
nQA3 ， QA3
nQA2 ， QA2
nQA1 ， QA1
nQA0 ， QA0
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
K
K
85210AY-21
www.icst.com/products/hiperclocks.html
2
REV 。一2003年10月6日
集成
电路
系统公司
ICS85210-21
L
OW
S
KEW
, D
UAL
, 1-
TO
-5
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
4.6V
-0.5V到V
DD
+ 0.5V
50mA
100mA
47.9 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
70°C
符号
V
DD
V
DDO
I
DD
I
DDO
参数
输入电源电压
输出电源电压
电源电流
输出电源电流
空载
0
测试条件
最低
3.135
1.6
典型
3.3
1.8
最大
3.465
2.0
120
单位
V
V
mA
mA
T
ABLE
3B 。
。微分
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
70°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
nCLK0 ， nCLK1
CLK0 ， CLK1
nCLK0 ， nCLK1
CLK0 ， CLK1
测试条件
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-150
-5
1.3
V
DD
- 0.85
最低
典型
最大
5
150
单位
A
A
A
A
V
V
峰 - 峰值输入电压
0.15
共模输入电压;
0.5
V
CMR
注1,2
注1 ：对于单端应用程序的最大输入电压为CLKX和nCLKx为V
DD
+ 0.3V.
注2 ：共模电压定义为V
IH
.
T
ABLE
3C 。 HSTL DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
70°C
符号参数
输出高电压;
V
OH
注1
输出低电压;
V
OL
注1
V
OX
V
摇摆
输出电压交叉
测试条件
最低
1
0
40 ％ ×（ V
OH
- V
OL
) + V
OL
0.6
典型
最大
1.4
0.4
60 ％× （V
OH
- V
OL
) + V
OL
1.1
单位
V
V
V
V
峰 - 峰值
输出电压摆幅
注1 ：输出端接50
到地面。
85210AY-21
www.icst.com/products/hiperclocks.html
3
REV 。一2003年10月6日
集成
电路
系统公司
ICS85210-21
L
OW
S
KEW
, D
UAL
, 1-
TO
-5
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
测试条件
≤ 650MHz的
最低
1.5
典型
最大
650
2
50
350
30 ％至70％ @ 50MHz的
300
700
53
单位
兆赫
ns
ps
ps
ps
%
T
ABLE
4. AC - C
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
70°C
符号
f
最大
t
PD
参数
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
输出上升/下降时间
t
SK （ O）
t
SK （PP）的
t
R
/ t
F
ODC
输出占空比
47
所有测量参数为400MHz ，除非另有说明。
的周期对周期抖动的输入将等于抖动的输出。票面T不加抖动。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量输出差分交叉点。
注3 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注4 ：该参数定义符合JEDEC标准65 。
85210AY-21
www.icst.com/products/hiperclocks.html
4
REV 。一2003年10月6日
集成
电路
系统公司
ICS85210-21
L
OW
S
KEW
, D
UAL
, 1-
TO
-5
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
P
ARAMETER
M
EASUREMENT
I
载文信息
3.3V±5%
V
DD
Qx
范围
V
DD
HSTL
nQx
nCLK0,
nCLK1
V
PP
交叉点
V
CMR
GND
CLK0,
CLK1
GND
0V
3.3V
安输出
L
OAD
AC牛逼
美东时间
C
IRCUIT
nQx
Qx
NQY
Qy
D
。微分
I
NPUT
L
伊维尔基尼
Qx
第1部分
nQx
Qy
第2部分
NQY
t
SK （ O）
t
SK （PP）的
O
安输出
S
KEW
P
艺术
-
TO
-P
艺术
S
KEW
nCLK0,
nCLK1
70%
时钟
输出
70%
V
SW I N G -
30%
t
R
t
F
30%
CLK0,
CLK1
nQAx ，
nQBx
QAx ，
QBX
t
PD
O
安输出
R
ISE
/F
所有
T
IME
nQAx ，
nQBx
QAx ，
QBX
P
ROPAGATION
D
ELAY
脉冲宽度
t
期
ODC =
t
PW
t
期
O
安输出
D
UTY
C
YCLE
/P
ULSE
W
ID
/P
ERIOD
85210AY-21
www.icst.com/products/hiperclocks.html
5
REV 。一2003年10月6日
QQ：2880707522 复制
