初步
集成
电路
系统公司
ICS84427
C
RYSTAL
-
TO
-LVDS
I
NTEGRATED
F
Characteristic低频
S
YNTHESIZER
/F
ANOUT
B
UFFER
F
EATURES
六LVDS输出
晶体振荡器接口
输出频率范围： 77.76MHz至625MHz
晶振输入频率： 19.44MHz ， 25MHz的或25.5MHz
RMS相位抖动为155.52MHz ，使用19.44MHz晶振
（ 12kHz至20MHz ） ： 3.4ps （典型值）
相位噪声：
OFFSET
噪声功率
100Hz的................. -95 dBc的/赫兹
............... 1kHz时为-110dBc / Hz的
10kHz的............... -120 dBc的/赫兹
100kHz的............... -121 dBc的/赫兹
3.3V电源电压
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS84427是Crystal至LVDS频率
合成器/扇出缓冲器和的一员
HiPerClockS
HiPerClocks 系列高性能时钟
从IC解决方案。输出频率可以是
使用频率选择引脚进行编程。该
该ICS84427的低相位噪声特性使其成为
理想的时钟源， 10千兆以太网，万兆光纤
渠道， OC3和OC12应用。
IC
S
F
油膏
T
ABLE
输入
F_XTAL
X
19.44MHz
19.44MHz
19.44MHz
19.44MHz
25MHz
25MHz
25MHz
25MHz
25.5MHz
MR
1
0
0
0
0
0
0
0
0
0
F_SEL2
X
1
1
1
1
0
0
0
0
0
F_SEL1 F_SEL0
X
0
0
1
1
0
0
1
1
0
X
0
1
0
1
0
1
0
1
1
产量
频率
F_OUT
低
77.76MHz
155.52MHz
311.04MHz
622.08MHz
78.125MHz
156.25MHz
312.5兆赫
625MHz
159.375MHz
B
LOCK
D
IAGRAM
XTAL_IN
P
IN
A
SSIGNMENT
0
1
6
产量
分频器
OSC
XTAL_OUT
PLL
/
6
/
Q0:Q5
nQ0 ： nQ5
反馈
分频器
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
Q4
nQ4
Q5
nQ5
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
V
DD
F_SEL0
F_SEL1
MR
XTAL_IN
XTAL_OUT
F_SEL2
V
DDA
V
DD
PLL_SEL
GND
V
DD
ICS84427
24引脚， 300mil的SOIC
7.5毫米X 15.33毫米X 2.3毫米体封装
男包
顶视图
F_SEL2 MR
PLL_SEL
F_SEL1
F_SEL0
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
84427CM
www.icst.com/products/hiperclocks.html
1
REV 。 二○○五年十一月三十○日
初步
集成
电路
系统公司
ICS84427
C
RYSTAL
-
TO
-LVDS
I
NTEGRATED
F
Characteristic低频
S
YNTHESIZER
/F
ANOUT
B
UFFER
TYPE
产量
产量
产量
产量
产量
产量
动力
描述
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
核心供电引脚。
电源接地。
PLL和河石英晶体输入，输入到分频器之间进行选择。
当HIGH ，选择PLL 。当低，选择XTAL_IN和
XTAL_OUT 。 LVCMOS / LVTTL接口电平。
模拟电源引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 4
5, 6
7, 8
9, 10
11, 12
13, 16, 24
14
15
17
18
19,
20
21
22
23
名字
Q0 ， nQ0
Q1 ， NQ1
Q2 ， NQ2
Q3 ， nQ3
Q4 ， nQ4
Q5 ， nQ5
V
DD
GN
PLL_SEL
V
DDA
F_SEL2
XTAL_OUT ，
XTAL_IN
MR
F_SEL1
F_SEL0
输入
动力
输入
输入
上拉
上拉
输入
输入
输入
反馈频率选择引脚。 LVCMOS / LVTTL接口电平。
CR振荡器，石英晶体界面。 XTAL_IN是输入，
XTAL_OUT是输出。
高电平有效复位硕士。当逻辑高电平时，内部分隔为
复位造成真正的输出QX走低， INVER泰德输出
下拉
nQx变高。当逻辑低电平时，内部分隔和输出
被启用。 LVCMOS / LVTTL接口电平。
下拉输出频率选择引脚。 LVCMOS / LVTTL接口电平。
上拉
输出频率选择引脚。 LVCMOS / LVTTL接口电平。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
84427CM
www.icst.com/products/hiperclocks.html
2
REV 。 二○○五年十一月三十○日
初步
集成
电路
系统公司
ICS84427
C
RYSTAL
-
TO
-LVDS
I
NTEGRATED
F
Characteristic低频
S
YNTHESIZER
/F
ANOUT
B
UFFER
4.6V
-0.5V到V
DD
+ 0.5V
10mA
15mA
50℃ / W （ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
DD
V
DDA
I
DD
I
DDA
参数
核心供电电压
模拟电源电压
电源电流
模拟电源电流
测试条件
最低
3.135
3.135
典型
3. 3
3.3
235
20
最大
3.465
3.465
单位
V
V
mA
mA
T
ABLE
3B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDA
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
MR， F_SEL1
PLL_SEL ， F_SEL0
MR， F_SEL1
PLL_SEL ， F_SEL0
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-5
-150
测试条件
最低
2
-0.3
典型
最大
V
DD
+ 0.3
0.8
150
5
单位
V
V
A
A
A
A
T
ABLE
3C 。 LVDS DC
极特
,
V
DD
= V
DDA
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
OD
Δ
V
OD
V
OS
Δ
V
OS
参数
差分输出电压
V
OD
幅度变化
失调电压
V
OS
幅度变化
1.4
50
测试条件
最低
250
典型
40 0
最大
600
50
单位
mV
mV
V
mV
84427CM
www.icst.com/products/hiperclocks.html
3
REV 。 二○○五年十一月三十○日
初步
集成
电路
系统公司
ICS84427
C
RYSTAL
-
TO
-LVDS
I
NTEGRATED
F
Characteristic低频
S
YNTHESIZER
/F
ANOUT
B
UFFER
测试条件
最低
19.44
典型的最大
25.5
50
7
1
单位
兆赫
Ω
pF
mW
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
驱动电平
基本
T
ABLE
5. AC - C
极特
,
V
CC
= V
CCA
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
F
OUT
tjit （ θ ）
参数
输出频率
RMS相位抖动（随机） ;
注1
输出偏斜;注2 ， 3
输出上升/下降时间
输出占空比
测试条件
155.52MHz,
（积分范围： 12kHz的- 20MHz的）
20 ％至80％
45
最低
77.76
3.4
40
400
50
55
1
典型
最大
625
单位
兆赫
ps
ps
ps
%
ms
t
SK （ O）
t
R /
t
F
ODC
PLL锁定时间
t
LOCK
参见参数测量信息部分。
注1 ：见相位噪声图。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：此参数定义符合JEDEC标准65 。
84427CM
www.icst.com/products/hiperclocks.html
4
REV 。 二○○五年十一月三十○日
初步
集成
电路
系统公司
ICS84427
C
RYSTAL
-
TO
-LVDS
I
NTEGRATED
F
Characteristic低频
S
YNTHESIZER
/F
ANOUT
B
UFFER
T
YPICAL
P
HASE
N
OISE
AT
155.52MH
Z
19.44MHz输入
RMS相位噪声抖动
12kHz至20MHz = 3.4ps （典型值）
0
-10
-20
-30
-40
-50
-60
-70
P
HASE
N
OISE
(
dBc的
)
H
Z
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
10
100
1k
10k
100k
1M
10M
O
FFSET
F
Characteristic低频
(H
Z
)
T
YPICAL
P
HASE
N
OISE
0
-10
-20
-30
-40
-50
-60
AT
156.25MH
Z
25MHz的输入
RMS相位噪声抖动
12kHz至20MHz = 3.1ps （典型值）
P
HASE
N
OISE
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
10
100
1k
10k
100k
1M
10M
( )
dBc的
H
Z
O
FFSET
F
Characteristic低频
(H
Z
)
84427CM
www.icst.com/products/hiperclocks.html
5
REV 。 二○○五年十一月三十○日
初步
集成
电路
系统公司
ICS84427
C
RYSTAL
-
TO
-LVDS
I
NTEGRATED
F
Characteristic低频
S
YNTHESIZER
/F
ANOUT
B
UFFER
F
EATURES
六LVDS输出
晶体振荡器接口
输出频率范围： 77.76MHz至625MHz
晶振输入频率： 19.44MHz ， 25MHz的或25.5MHz
RMS相位抖动为155.52MHz ，使用19.44MHz晶振
（ 12kHz至20MHz ） ： 3.4ps （典型值）
相位噪声：
OFFSET
噪声功率
100Hz的................. -95 dBc的/赫兹
............... 1kHz时为-110dBc / Hz的
10kHz的............... -120 dBc的/赫兹
100kHz的............... -121 dBc的/赫兹
3.3V电源电压
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS84427是Crystal至LVDS频率
合成器/扇出缓冲器和的一员
HiPerClockS
HiPerClocks 系列高性能时钟
从IC解决方案。输出频率可以是
使用频率选择引脚进行编程。该
该ICS84427的低相位噪声特性使其成为
理想的时钟源， 10千兆以太网，万兆光纤
渠道， OC3和OC12应用。
IC
S
F
油膏
T
ABLE
输入
F_XTAL
X
19.44MHz
19.44MHz
19.44MHz
19.44MHz
25MHz
25MHz
25MHz
25MHz
25.5MHz
MR
1
0
0
0
0
0
0
0
0
0
F_SEL2
X
1
1
1
1
0
0
0
0
0
F_SEL1 F_SEL0
X
0
0
1
1
0
0
1
1
0
X
0
1
0
1
0
1
0
1
1
产量
频率
F_OUT
低
77.76MHz
155.52MHz
311.04MHz
622.08MHz
78.125MHz
156.25MHz
312.5兆赫
625MHz
159.375MHz
B
LOCK
D
IAGRAM
XTAL_IN
P
IN
A
SSIGNMENT
0
1
6
产量
分频器
OSC
XTAL_OUT
PLL
/
6
/
Q0:Q5
nQ0 ： nQ5
反馈
分频器
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
Q4
nQ4
Q5
nQ5
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
V
DD
F_SEL0
F_SEL1
MR
XTAL_IN
XTAL_OUT
F_SEL2
V
DDA
V
DD
PLL_SEL
GND
V
DD
ICS84427
24引脚， 300mil的SOIC
7.5毫米X 15.33毫米X 2.3毫米体封装
男包
顶视图
F_SEL2 MR
PLL_SEL
F_SEL1
F_SEL0
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
84427CM
www.icst.com/products/hiperclocks.html
1
REV 。 二○○五年十一月三十○日
初步
集成
电路
系统公司
ICS84427
C
RYSTAL
-
TO
-LVDS
I
NTEGRATED
F
Characteristic低频
S
YNTHESIZER
/F
ANOUT
B
UFFER
TYPE
产量
产量
产量
产量
产量
产量
动力
描述
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
核心供电引脚。
电源接地。
PLL和河石英晶体输入，输入到分频器之间进行选择。
当HIGH ，选择PLL 。当低，选择XTAL_IN和
XTAL_OUT 。 LVCMOS / LVTTL接口电平。
模拟电源引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 4
5, 6
7, 8
9, 10
11, 12
13, 16, 24
14
15
17
18
19,
20
21
22
23
名字
Q0 ， nQ0
Q1 ， NQ1
Q2 ， NQ2
Q3 ， nQ3
Q4 ， nQ4
Q5 ， nQ5
V
DD
GN
PLL_SEL
V
DDA
F_SEL2
XTAL_OUT ，
XTAL_IN
MR
F_SEL1
F_SEL0
输入
动力
输入
输入
上拉
上拉
输入
输入
输入
反馈频率选择引脚。 LVCMOS / LVTTL接口电平。
CR振荡器，石英晶体界面。 XTAL_IN是输入，
XTAL_OUT是输出。
高电平有效复位硕士。当逻辑高电平时，内部分隔为
复位造成真正的输出QX走低， INVER泰德输出
下拉
nQx变高。当逻辑低电平时，内部分隔和输出
被启用。 LVCMOS / LVTTL接口电平。
下拉输出频率选择引脚。 LVCMOS / LVTTL接口电平。
上拉
输出频率选择引脚。 LVCMOS / LVTTL接口电平。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
84427CM
www.icst.com/products/hiperclocks.html
2
REV 。 二○○五年十一月三十○日
初步
集成
电路
系统公司
ICS84427
C
RYSTAL
-
TO
-LVDS
I
NTEGRATED
F
Characteristic低频
S
YNTHESIZER
/F
ANOUT
B
UFFER
4.6V
-0.5V到V
DD
+ 0.5V
10mA
15mA
50℃ / W （ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
DD
V
DDA
I
DD
I
DDA
参数
核心供电电压
模拟电源电压
电源电流
模拟电源电流
测试条件
最低
3.135
3.135
典型
3. 3
3.3
235
20
最大
3.465
3.465
单位
V
V
mA
mA
T
ABLE
3B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDA
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
MR， F_SEL1
PLL_SEL ， F_SEL0
MR， F_SEL1
PLL_SEL ， F_SEL0
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-5
-150
测试条件
最低
2
-0.3
典型
最大
V
DD
+ 0.3
0.8
150
5
单位
V
V
A
A
A
A
T
ABLE
3C 。 LVDS DC
极特
,
V
DD
= V
DDA
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
OD
Δ
V
OD
V
OS
Δ
V
OS
参数
差分输出电压
V
OD
幅度变化
失调电压
V
OS
幅度变化
1.4
50
测试条件
最低
250
典型
40 0
最大
600
50
单位
mV
mV
V
mV
84427CM
www.icst.com/products/hiperclocks.html
3
REV 。 二○○五年十一月三十○日
初步
集成
电路
系统公司
ICS84427
C
RYSTAL
-
TO
-LVDS
I
NTEGRATED
F
Characteristic低频
S
YNTHESIZER
/F
ANOUT
B
UFFER
测试条件
最低
19.44
典型的最大
25.5
50
7
1
单位
兆赫
Ω
pF
mW
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
驱动电平
基本
T
ABLE
5. AC - C
极特
,
V
CC
= V
CCA
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
F
OUT
tjit （ θ ）
参数
输出频率
RMS相位抖动（随机） ;
注1
输出偏斜;注2 ， 3
输出上升/下降时间
输出占空比
测试条件
155.52MHz,
（积分范围： 12kHz的- 20MHz的）
20 ％至80％
45
最低
77.76
3.4
40
400
50
55
1
典型
最大
625
单位
兆赫
ps
ps
ps
%
ms
t
SK （ O）
t
R /
t
F
ODC
PLL锁定时间
t
LOCK
参见参数测量信息部分。
注1 ：见相位噪声图。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：此参数定义符合JEDEC标准65 。
84427CM
www.icst.com/products/hiperclocks.html
4
REV 。 二○○五年十一月三十○日
初步
集成
电路
系统公司
ICS84427
C
RYSTAL
-
TO
-LVDS
I
NTEGRATED
F
Characteristic低频
S
YNTHESIZER
/F
ANOUT
B
UFFER
T
YPICAL
P
HASE
N
OISE
AT
155.52MH
Z
19.44MHz输入
RMS相位噪声抖动
12kHz至20MHz = 3.4ps （典型值）
0
-10
-20
-30
-40
-50
-60
-70
P
HASE
N
OISE
(
dBc的
)
H
Z
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
10
100
1k
10k
100k
1M
10M
O
FFSET
F
Characteristic低频
(H
Z
)
T
YPICAL
P
HASE
N
OISE
0
-10
-20
-30
-40
-50
-60
AT
156.25MH
Z
25MHz的输入
RMS相位噪声抖动
12kHz至20MHz = 3.1ps （典型值）
P
HASE
N
OISE
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
10
100
1k
10k
100k
1M
10M
( )
dBc的
H
Z
O
FFSET
F
Characteristic低频
(H
Z
)
84427CM
www.icst.com/products/hiperclocks.html
5
REV 。 二○○五年十一月三十○日
QQ：2880707522 复制
