初步
集成
电路
系统公司
ICS844004I-04
F
EMTO
C
锁
C
RYSTAL
/ LVCMOS-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
F
EATURES
4路LVDS输出
可选的晶体振荡器接口
或LVCMOS / LVTTL单端输入
支持以下应用： SONET / SDH ， SATA ，
或10Gb以太网
输出频率范围： 140MHz的 - 170MHz的，
为560MHz - 680MHz的
VCO范围：为560MHz - 680MHz的
晶体振荡器和CLK范围： 17.5MHz - 21.25MHz
RMS相位抖动@ 622.08MHz的输出，采用了19.44MHz
水晶（ 12kHz的 - 为20MHz ） ： 0.71ps （典型值）
RMS相位抖动@ 156.25MHz输出，使用19.53125MHz
水晶（ 1.875MHz - 20MHz的） ： 0.51ps （典型值）
RMS相位抖动@ 155.52MHz输出，采用了19.44MHz
水晶（ 12kHz的 - 为5MHz ） ： 0.75ps （典型值）
全3.3V供电模式
-40 ° C至85°C的工作环境温度
提供标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS844004I -04是一款4 LVDS输出
合成优化，产生时钟
HiPerClockS
频率为各种高性能
应用程序，并且是在一个构件
HiPerClockS
TM
系列高perfor曼斯
时钟解决方案，从ICS 。该设备可以选择其输入
由晶体输入或单基准时钟
端时钟信号。它可以被配置成生成4
与单独选择分频的一种或输出
经过4个频率选择引脚除以四功能
（ F_SEL [3： 0]）。该ICS844004I -04采用ICS “ 3
rd
GENERATION
低相位噪声VCO技术，能够实现1PS
或更低的典型RMS相位抖动。这确保了它
将轻松满足超频需求SDH （ STM - 1 /
STM - 4 / STM- 16 ）和SONET （ OC - 3 / OC12 / OC- 48 ） 。这
装置适用于多速率和多陈健波吨线
卡应用。该ICS844004I -04是方便
封装在一个小型24引脚TSSOP封装。
IC
S
B
LOCK
D
IAGRAM
XTAL_IN
P
IN
A
SSIGNMENT
÷1
相
探测器
VCO
÷4
0
1
OSC
XTAL_OUT
CLK
下拉
INPUT_SEL
下拉
0
Q0
nQ0
1
M = ÷32
MR
下拉
F_SEL0
上拉
0
1
Q1
nQ1
nQ1
Q1
V
DD
o
Q0
nQ0
MR
F_SEL3
nc
V
DDA
F_SEL0
V
DD
F_SEL1
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
nQ2
Q2
V
DDO
Q3
nQ3
GND
F_SEL2
INPUT_SEL
CLK
GND
XTAL_IN
XTAL_OUT
F_SEL1
上拉
0
1
ICS844004I-04
Q2
nQ2
F_SEL2
上拉
24引脚TSSOP
4.40毫米X 7.8毫米X 0.92毫米
包体
G封装
顶视图
0
1
Q3
nQ3
F_SEL3
上拉
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
844004AGI-04
www.icst.com/products/hiperclocks.html
1
REV 。一2006年1月26日
初步
集成
电路
系统公司
ICS844004I-04
F
EMTO
C
锁
C
RYSTAL
/ LVCMOS-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
TYPE
描述
差分输出对。 LVDS接口的水平。
输出电源引脚。
差分输出对。 LVDS接口的水平。
高电平有效复位硕士。当逻辑高电平时，内部分隔为
复位造成真正的输出QX走低， INVER泰德输出nQx
下拉
变高。当逻辑低电平时，内部分隔和输出是
启用。 LVCMOS / LVTTL接口电平。
上拉
频率选择引脚。 LVCMOS / LVTTL接口电平。见表3 。
无连接。
模拟电源引脚。
核心供电引脚。
并联谐振CR石英晶体界面。 XTAL_OUT是输出，
XTAL_IN是输入。
电源接地。
下拉LVCMOS / LVTTL时钟输入。
CR石英晶体或CLK输入作为PLL的参考源之间进行选择。
下拉选择LOW时， XTAL输入。选择HIGH，当CLK 。
LVCMOS / LVTTL接口电平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 22
4, 5
6
7,
10,
12,
18
8
9
11
13, 14
1 5, 19
16
17
20, 21
23, 24
名字
NQ1 ， Q1
V
DDO
Q0 ， nQ0
MR
F_SEL3,
F_SEL0,
F_SEL1,
F_SEL2
nc
V
DDA
V
DD
XTAL_OUT ，
XTAL_IN
GND
CL
INPUT_SEL
nQ3 ， Q3
Q2 ， NQ2
产量
动力
OUPUT
输入
输入
未使用
动力
动力
输入
动力
输入
输入
产量
产量
注意：
下拉和上拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
下拉
R
上拉
参数
输入电容
输入下拉电阻
输入上拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
T
ABLE
3. O
安输出
C
ONFIGURATION
输入
F_SELx
0
1
0
1
0
1
0
1
XTAL （兆赫）
19.44
19.44
18.75
18.75
19.53125
19.53125
20.141601
20.141601
和
F
Characteristic低频
R
ANGE
F
油膏
T
ABLE
N分频器值
N0:N3
1
4
1
4
1
4
1
4
输出频率（ MHz）的
Q0 / nQ0 ： Q3 / nQ3
622.08
155.52
600
150
625
156.25
644.5312
161.13
应用
SONET / SDH的
SATA
10千兆以太网
10千兆以太网
66B / 64B FEC
VCO
（兆赫）
622.08
622.08
60 0
600
625
625
644.5312
644.5312
844004AGI-04
www.icst.com/products/hiperclocks.html
2
REV 。一2006年1月26日
初步
集成
电路
系统公司
ICS844004I-04
F
EMTO
C
锁
C
RYSTAL
/ LVCMOS-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
CC
+ 0.5V
10mA
15mA
70 ℃/ W（ 0 MPS ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ± 5 ％ ， TA = -40°C
TO
85°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
3.135
3.135
3.135
典型
3.3
3.3
3.3
80
8
87
最大
3.465
3.465
3.465
单位
V
V
V
mA
mA
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ± 5 ％ ， TA = -40°C
TO
85°C
符号
V
IH
V
IL
I
IH
参数
输入高电压
输入低电压
输入高电流
CLK ，
MR， INPUT_SEL
F_SEL0 ： F_SEL3
I
IL
Δ
V/
ΔT
输入低电平电流
输入边沿速率
CLK ，
MR， INPUT_SEL
F_SEL0 ： F_SEL3
CLK
V
DD
= V
IN
= 3.465
V
DD
= V
IN
= 3.465
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
20% - 80%
-5
-150
TB
测试条件
最小典型
2
-0.3
最大
V
DD
+ 0.3
0.8
15 0
5
单位
V
V
A
A
A
A
V / ns的
T
ABLE
4C 。 LVDS DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ± 5 ％ ， TA = -40°C
TO
85°C
符号
V
OD
Δ
V
OD
V
OS
Δ
V
OS
参数
差分输出电压
V
OD
幅度变化
失调电压
V
OS
幅度变化
测试条件
最低
典型
350
40
1.35
50
最大
单位
mV
mV
V
mV
844004AGI-04
www.icst.com/products/hiperclocks.html
3
REV 。一2006年1月26日
初步
集成
电路
系统公司
ICS844004I-04
F
EMTO
C
锁
C
RYSTAL
/ LVCMOS-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
测试条件
最低
17.5
典型
最大
21.25
50
7
1
单位
兆赫
Ω
pF
mW
T
ABLE
5. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
驱动电平
注：使用一个18pF之并联谐振晶体特征。
基本
T
ABLE
6. AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ± 5 ％ ， TA = -40°C
TO
85°C
符号
f
OUT
t
SK （ O）
参数
输出频率
输出偏斜;注： 1 ， 2
155.52MHz,
积分范围： 12kHz的 - 20MHz的
156.25MHz,
积分范围： 1.875MHz - 20MHz的
622.08MHz,
积分范围： 12kHz的 - 20MHz的
20 ％至80％
测试条件
输出分= 1 ÷
输出分频器= ÷ 4
最低
560
140
待定
0.75
0.51
0.71
29 0
典型
最大
680
170
单位
兆赫
MH
ps
ps
ps
ps
ps
%
t
JIT （ φ ）
RMS相位抖动（随机） ;
注3
t
R
/ t
F
输出上升/下降时间
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
注3 ：请参考相位噪声图。
844004AGI-04
www.icst.com/products/hiperclocks.html
4
REV 。一2006年1月26日
初步
集成
电路
系统公司
ICS844004I-04
F
EMTO
C
锁
C
RYSTAL
/ LVCMOS-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
T
YPICAL
P
HASE
N
OISE AT
155.52MH
Z
A
T
3.3V
0
-10
-20
-30
-40
-50
-60
-70
-80
-90
-100
OC3 SONET过滤器
155.52MHz
RMS相位抖动（随机）
12kHz至5MHz的= 0.75ps （典型值）
N
OISE
P
OWER
dBc的
Hz
原始相位噪声数据
-110
-120
-130
-140
-150
-160
-170
-180
-190
10
100
1k
相位噪声加入结果
OC3 SONET过滤原始数据
10k
100k
1M
10M
100M
O
FFSET
F
Characteristic低频
(H
Z
)
T
YPICAL
P
HASE
N
OISE AT
622.08MH
Z
A
T
3.3V
0
-10
-20
-30
-40
-50
-60
OC 12 SONET过滤器
622.08MHz
RMS相位抖动（随机）
12kHz至20MHz = 0.71ps （典型值）
N
OISE
P
OWER
dBc的
Hz
-70
-80
-90
-100
-110
-120
-140
-150
-160
-170
-180
-190
10
100
1k
10k
原始相位噪声数据
相位噪声加入结果
OC 12 SONET过滤原始数据
-130
100k
1M
10M
100M
O
FFSET
F
Characteristic低频
(H
Z
)
844004AGI-04
www.icst.com/products/hiperclocks.html
5
REV 。一2006年1月26日
初步
集成
电路
系统公司
ICS844004I-04
F
EMTO
C
锁
C
RYSTAL
/ LVCMOS-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
F
EATURES
4路LVDS输出
可选的晶体振荡器接口
或LVCMOS / LVTTL单端输入
支持以下应用： SONET / SDH ， SATA ，
或10Gb以太网
输出频率范围： 140MHz的 - 170MHz的，
为560MHz - 680MHz的
VCO范围：为560MHz - 680MHz的
晶体振荡器和CLK范围： 17.5MHz - 21.25MHz
RMS相位抖动@ 622.08MHz的输出，采用了19.44MHz
水晶（ 12kHz的 - 为20MHz ） ： 0.71ps （典型值）
RMS相位抖动@ 156.25MHz输出，使用19.53125MHz
水晶（ 1.875MHz - 20MHz的） ： 0.51ps （典型值）
RMS相位抖动@ 155.52MHz输出，采用了19.44MHz
水晶（ 12kHz的 - 为5MHz ） ： 0.75ps （典型值）
全3.3V供电模式
-40 ° C至85°C的工作环境温度
提供标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS844004I -04是一款4 LVDS输出
合成优化，产生时钟
HiPerClockS
频率为各种高性能
应用程序，并且是在一个构件
HiPerClockS
TM
系列高perfor曼斯
时钟解决方案，从ICS 。该设备可以选择其输入
由晶体输入或单基准时钟
端时钟信号。它可以被配置成生成4
与单独选择分频的一种或输出
经过4个频率选择引脚除以四功能
（ F_SEL [3： 0]）。该ICS844004I -04采用ICS “ 3
rd
GENERATION
低相位噪声VCO技术，能够实现1PS
或更低的典型RMS相位抖动。这确保了它
将轻松满足超频需求SDH （ STM - 1 /
STM - 4 / STM- 16 ）和SONET （ OC - 3 / OC12 / OC- 48 ） 。这
装置适用于多速率和多陈健波吨线
卡应用。该ICS844004I -04是方便
封装在一个小型24引脚TSSOP封装。
IC
S
B
LOCK
D
IAGRAM
XTAL_IN
P
IN
A
SSIGNMENT
÷1
相
探测器
VCO
÷4
0
1
OSC
XTAL_OUT
CLK
下拉
INPUT_SEL
下拉
0
Q0
nQ0
1
M = ÷32
MR
下拉
F_SEL0
上拉
0
1
Q1
nQ1
nQ1
Q1
V
DD
o
Q0
nQ0
MR
F_SEL3
nc
V
DDA
F_SEL0
V
DD
F_SEL1
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
nQ2
Q2
V
DDO
Q3
nQ3
GND
F_SEL2
INPUT_SEL
CLK
GND
XTAL_IN
XTAL_OUT
F_SEL1
上拉
0
1
ICS844004I-04
Q2
nQ2
F_SEL2
上拉
24引脚TSSOP
4.40毫米X 7.8毫米X 0.92毫米
包体
G封装
顶视图
0
1
Q3
nQ3
F_SEL3
上拉
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
844004AGI-04
www.icst.com/products/hiperclocks.html
1
REV 。一2006年1月26日
初步
集成
电路
系统公司
ICS844004I-04
F
EMTO
C
锁
C
RYSTAL
/ LVCMOS-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
TYPE
描述
差分输出对。 LVDS接口的水平。
输出电源引脚。
差分输出对。 LVDS接口的水平。
高电平有效复位硕士。当逻辑高电平时，内部分隔为
复位造成真正的输出QX走低， INVER泰德输出nQx
下拉
变高。当逻辑低电平时，内部分隔和输出是
启用。 LVCMOS / LVTTL接口电平。
上拉
频率选择引脚。 LVCMOS / LVTTL接口电平。见表3 。
无连接。
模拟电源引脚。
核心供电引脚。
并联谐振CR石英晶体界面。 XTAL_OUT是输出，
XTAL_IN是输入。
电源接地。
下拉LVCMOS / LVTTL时钟输入。
CR石英晶体或CLK输入作为PLL的参考源之间进行选择。
下拉选择LOW时， XTAL输入。选择HIGH，当CLK 。
LVCMOS / LVTTL接口电平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 22
4, 5
6
7,
10,
12,
18
8
9
11
13, 14
1 5, 19
16
17
20, 21
23, 24
名字
NQ1 ， Q1
V
DDO
Q0 ， nQ0
MR
F_SEL3,
F_SEL0,
F_SEL1,
F_SEL2
nc
V
DDA
V
DD
XTAL_OUT ，
XTAL_IN
GND
CL
INPUT_SEL
nQ3 ， Q3
Q2 ， NQ2
产量
动力
OUPUT
输入
输入
未使用
动力
动力
输入
动力
输入
输入
产量
产量
注意：
下拉和上拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
下拉
R
上拉
参数
输入电容
输入下拉电阻
输入上拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
T
ABLE
3. O
安输出
C
ONFIGURATION
输入
F_SELx
0
1
0
1
0
1
0
1
XTAL （兆赫）
19.44
19.44
18.75
18.75
19.53125
19.53125
20.141601
20.141601
和
F
Characteristic低频
R
ANGE
F
油膏
T
ABLE
N分频器值
N0:N3
1
4
1
4
1
4
1
4
输出频率（ MHz）的
Q0 / nQ0 ： Q3 / nQ3
622.08
155.52
600
150
625
156.25
644.5312
161.13
应用
SONET / SDH的
SATA
10千兆以太网
10千兆以太网
66B / 64B FEC
VCO
（兆赫）
622.08
622.08
60 0
600
625
625
644.5312
644.5312
844004AGI-04
www.icst.com/products/hiperclocks.html
2
REV 。一2006年1月26日
初步
集成
电路
系统公司
ICS844004I-04
F
EMTO
C
锁
C
RYSTAL
/ LVCMOS-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
CC
+ 0.5V
10mA
15mA
70 ℃/ W（ 0 MPS ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ± 5 ％ ， TA = -40°C
TO
85°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
3.135
3.135
3.135
典型
3.3
3.3
3.3
80
8
87
最大
3.465
3.465
3.465
单位
V
V
V
mA
mA
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ± 5 ％ ， TA = -40°C
TO
85°C
符号
V
IH
V
IL
I
IH
参数
输入高电压
输入低电压
输入高电流
CLK ，
MR， INPUT_SEL
F_SEL0 ： F_SEL3
I
IL
Δ
V/
ΔT
输入低电平电流
输入边沿速率
CLK ，
MR， INPUT_SEL
F_SEL0 ： F_SEL3
CLK
V
DD
= V
IN
= 3.465
V
DD
= V
IN
= 3.465
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
20% - 80%
-5
-150
TB
测试条件
最小典型
2
-0.3
最大
V
DD
+ 0.3
0.8
15 0
5
单位
V
V
A
A
A
A
V / ns的
T
ABLE
4C 。 LVDS DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ± 5 ％ ， TA = -40°C
TO
85°C
符号
V
OD
Δ
V
OD
V
OS
Δ
V
OS
参数
差分输出电压
V
OD
幅度变化
失调电压
V
OS
幅度变化
测试条件
最低
典型
350
40
1.35
50
最大
单位
mV
mV
V
mV
844004AGI-04
www.icst.com/products/hiperclocks.html
3
REV 。一2006年1月26日
初步
集成
电路
系统公司
ICS844004I-04
F
EMTO
C
锁
C
RYSTAL
/ LVCMOS-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
测试条件
最低
17.5
典型
最大
21.25
50
7
1
单位
兆赫
Ω
pF
mW
T
ABLE
5. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
驱动电平
注：使用一个18pF之并联谐振晶体特征。
基本
T
ABLE
6. AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ± 5 ％ ， TA = -40°C
TO
85°C
符号
f
OUT
t
SK （ O）
参数
输出频率
输出偏斜;注： 1 ， 2
155.52MHz,
积分范围： 12kHz的 - 20MHz的
156.25MHz,
积分范围： 1.875MHz - 20MHz的
622.08MHz,
积分范围： 12kHz的 - 20MHz的
20 ％至80％
测试条件
输出分= 1 ÷
输出分频器= ÷ 4
最低
560
140
待定
0.75
0.51
0.71
29 0
典型
最大
680
170
单位
兆赫
MH
ps
ps
ps
ps
ps
%
t
JIT （ φ ）
RMS相位抖动（随机） ;
注3
t
R
/ t
F
输出上升/下降时间
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
注3 ：请参考相位噪声图。
844004AGI-04
www.icst.com/products/hiperclocks.html
4
REV 。一2006年1月26日
初步
集成
电路
系统公司
ICS844004I-04
F
EMTO
C
锁
C
RYSTAL
/ LVCMOS-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
T
YPICAL
P
HASE
N
OISE AT
155.52MH
Z
A
T
3.3V
0
-10
-20
-30
-40
-50
-60
-70
-80
-90
-100
OC3 SONET过滤器
155.52MHz
RMS相位抖动（随机）
12kHz至5MHz的= 0.75ps （典型值）
N
OISE
P
OWER
dBc的
Hz
原始相位噪声数据
-110
-120
-130
-140
-150
-160
-170
-180
-190
10
100
1k
相位噪声加入结果
OC3 SONET过滤原始数据
10k
100k
1M
10M
100M
O
FFSET
F
Characteristic低频
(H
Z
)
T
YPICAL
P
HASE
N
OISE AT
622.08MH
Z
A
T
3.3V
0
-10
-20
-30
-40
-50
-60
OC 12 SONET过滤器
622.08MHz
RMS相位抖动（随机）
12kHz至20MHz = 0.71ps （典型值）
N
OISE
P
OWER
dBc的
Hz
-70
-80
-90
-100
-110
-120
-140
-150
-160
-170
-180
-190
10
100
1k
10k
原始相位噪声数据
相位噪声加入结果
OC 12 SONET过滤原始数据
-130
100k
1M
10M
100M
O
FFSET
F
Characteristic低频
(H
Z
)
844004AGI-04
www.icst.com/products/hiperclocks.html
5
REV 。一2006年1月26日
QQ：2881677436 复制
