初步
FEMTOCLOCKS CRYSTAL - TO- LVDS
频率合成器
ICS844001-21
G
ENERAL
D
ESCRIPTION
该ICS844001-21是一个高度灵活的，低
相位噪声的LVDS合成器，它可以产生
HiPerClockS
低抖动的参考时钟为一个变种iety
通信应用程序，并且是一个构件
在HiPerClocks
TM
系列高性能时钟
来自IDT的解决方案。双晶界面允许
合成器可支持多达两个通信标准
一个给定的应用程序（即1GB以太网25MHz晶体
和使用25.5625MHz晶体）的1Gb光纤通道。均方根
相位抖动性能通常比1ps的少，因此使得
在要求苛刻的应用，可以接受使用的设备
如OC48 SONET和10Gb以太网。该ICS844001-21是
封装在一个小型24引脚TSSOP封装。
F
EATURES
一个差分LVDS输出端，
一路LVCMOS输出参考
可选的晶体振荡器接口
或LVCMOS / LVTTL单端输入
VCO范围：为560MHz - 700MHz的
支持以下应用：
SONET ，以太网，光纤通道，串行ATA和HDTV
RMS相位抖动@ 622.08MHz的（ 12kHz的 - 20MHz的） ：
0.92ps （典型值）
全3.3V供电模式
0 ° C至70 ° C的环境工作温度
有两个标准（ RoHS指令5 ）和无铅（ RoHS指令6 ）
套餐
IC
S
B
LOCK
D
IAGRAM
3
N2:N0
SEL0
下拉
SEL1
下拉
N
XTAL_IN0
000
001
010
011
100
101
110
111
÷1
÷2
÷3
÷4
（默认）
÷5
÷6
÷8
÷10
P
IN
A
SSIGNMENT
V
DDO
_
CMOS
N0
N1
N2
V
DDO
_
LVDS
Q0
Q
nQ0
GND
nQ
V
DDA
V
DD
XTAL_OUT1
XTAL_IN1
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
REF_OUT
GND
REF_OE
M2
M1
M0
MR
SEL1
SEL0
REF_CLK
XTAL_IN0
XTAL_OUT0
OSC
XTAL_OUT0
XTAL_IN1
00
11
OSC
XTAL_OUT1
REF_CLK
下拉
01
相
探测器
VCO
10
01
00
10
11
000
001
010
011
100
101
110
111
M
÷18
÷22
÷24
÷25
÷32
（默认）
÷40
÷40
÷40
ICS844001-21
24引脚TSSOP
4.40毫米X 7.8毫米X 0.92毫米
包体
G封装
顶视图
MR
下拉
M2:M0
3
REF_OUT
REF_OE
下拉
本文提供的初步信息代表了在预生产的产物。著名的特点是基于最初的产品特性
和/或资格。集成设备技术公司（ IDT ）保留更改任何电路或规格，恕不另行通知。
IDT
/ ICS
INSERT产品名称
1
ICS844001AG - 21 REV 。一个2007年9月14日
ICS844001-21
FEMTOCLOCKS CRYSTAL - TO- LVDS频率合成器
初步
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2, 3
4
5
6, 7
8, 23
9
10
11
12
13
14
15
16, 17
18
19, 20
21
22
24
名字
V
DDO_CMOS
N0, N1
N2
V
DDO_LVDS
Q， NQ
GND
V
DDA
V
DD
XTAL_OUT1,
XTAL_IN1
XTAL_OUT0,
XTAL_IN0
REF_CLK
SEL0 ， SEL1
MR
M0, M1
M2
REF_OE
REF_OUT
输入
输入
动力
OUPUT
动力
动力
动力
输入
输入
输入
输入
输入
输入
输入
输入
产量
TYPE
动力
上拉
描述
输出电源引脚LVCMOS输出。
输出分频器选择引脚。默认÷ 4 。
下拉LVCMOS / LVTTL接口电平。
输出电源引脚LVDS输出。
差分输出对。 LVDS接口的水平。
电源接地。
模拟电源引脚。
核心供电引脚。
并联谐振CR石英晶体界面。 XTAL_OUT1是输出，
XTAL_IN1是输入。
并联谐振CR石英晶体界面。 XTAL_OUT0是输出，
XTAL_IN0是输入。
下拉参考时钟输入。 LVCMOS / LVTTL接口电平。
下拉MUX选择引脚。 LVCMOS / LVTTL接口电平。
高电平有效复位硕士。当逻辑高电平时，内部分隔为
复位造成真正的输出Q变为低电平和INVER泰德输出NQ到
下拉
高。当逻辑低电平时，内部分隔和输出是
启用。 LVCMOS / LVTTL接口电平。
下拉反馈分频器选择引脚。默认值÷ 32 。
LVCMOS / LVTTL接口电平。
上拉
下拉
参考时钟输出使能。默认低。
LVCMOS / LVTTL接口电平。
参考时钟输出。 LVCMOS / LVTTL接口电平。
注意：
上拉和下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
下拉
R
上拉
R
OUT
参数
输入电容
输入下拉电阻
输入上拉电阻
输出阻抗
REF_OUT
测试条件
最低
典型
4
51
51
7
最大
单位
pF
kΩ
kΩ
Ω
IDT
/ ICS
INSERT产品名称
2
ICS844001AG - 21 REV 。一个2007年9月14日
ICS844001-21
FEMTOCLOCKS CRYSTAL - TO- LVDS频率合成器
初步
T
ABLE
3A 。
OMMON
C
ONFIGURATIONS
T
ABLE
输入
参考时钟频率（MHz ）
27
24.75
14.8351649
19.44
19.44
19.44
19.44
19.53125
25
25
25
25
25
26.5625
26.5625
26.5625
31.25
M分频器值
22
24
40
32
32
32
32
32
25
25
24
24
24
24
24
24
18
N分频器值
8
8
8
4
8
1
2
4
5
10
6
4
8
6
3
4
3
VCO （兆赫）
594
594
593.4066
622.08
622.08
622.08
622.08
625
625
625
600
600
600
637.5
637.5
637.5
562.5
输出频率
（兆赫）
74.25
74.25
74.1758245
155.52
77.76
622.08
311.04
156.25
125
62.5
100
150
75
106.25
212.5
159.375
187.5
应用
HDTV
HDTV
HDTV
SONET
SONET
SONET
SONET
10千兆以太网
1千兆
1千兆
PCI Express的
SATA
SATA
光纤信道1
4千兆光纤通道
10千兆光纤通道
12千兆以太网
T
ABLE
3B 。 P
ROGRAMMABLE
0
IVIDER
F
油膏
T
ABLE
输入
M2
0
0
0
0
1
1
M1
0
0
1
1
0
0
M0
0
1
0
1
0
1
M分频器
价值
18
22
24
25
32
40
输入频率（MHz）
最低
31.1
25.5
23.3
22.4
17.5
14.0
最大
38.9
31.8
29.2
28.0 （默认）
21.9
17.5
T
ABLE
3C 。 P
ROGRAMMABLE
N D
IVIDER
F
油膏
T
ABLE
输入
N2
0
0
0
0
1
1
1
1
N1
0
0
1
1
0
0
1
1
N0
0
1
0
1
0
1
0
1
分频值
1
2
3
4 （默认）
5
6
8
10
T
ABLE
3D 。 B
YPASS
M
ODE
F
油膏
T
ABLE
输入
SEL1
0
0
1
1
SEL0
0
1
0
1
参考
XTAL0
XTAL1
REF_CLK
REF_CLK
PLL模式
活性（默认）
活跃
活跃
绕行
IDT
/ ICS
INSERT产品名称
3
ICS844001AG - 21 REV 。一个2007年9月14日
ICS844001-21
FEMTOCLOCKS CRYSTAL - TO- LVDS频率合成器
初步
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
输出，我
O
连续电流
浪涌电流
产出，V
O
（ LVCMOS ）
贮藏温度，T
英镑
4.6V
-0.5V到V
DD
+ 0.5V
10mA
15mA
-0.5V到V
DDO
+ 0.5V
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能每永久性的损坏造成的
装置。这些评价只强调规范。 OP-功能
产品的关合作在这些条件下或超出任何条件
在这些上市
DC特性
or
AC特性
不
暗示。暴露在绝对最大额定值条件为前
往往还会影响产品的可靠性。
封装的热阻抗，
θ
JA
82.3 ℃/ W（ 0 MPS ）
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDO_LVDS
= V
DDO_CMOS
= 3.3V ±5％， TA = 0℃下
TO
70°C
符号
V
DD
V
DDA
V
DDO_LVDS ， _CMOS
I
DD
I
DDA
I
DDO_LVDS ， _CMOS
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
3.135
V
DD
– 0.15
3.135
典型
3.3
3.3
3. 3
110
15
40
最大
3.465
V
DD
3.465
单位
V
V
V
mA
mA
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDO_CMOS
= 3.3V ±5％， TA = 0℃下
TO
70°C
符号
V
IH
V
IL
I
IH
参数
输入高电压
输入低电压
输入
HIGH CURRENT
REF_CLK ， SEL0 ，
SEL1 ， OE_REF ，
磁共振， M0，M1， N2
M2， N0，N1
REF_CLK ， SEL0 ，
SEL1 ， OE_REF ，
磁共振， M0，M1， N2
M2， N0，N1
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-5
-150
测试条件
最小典型
2
-0.3
最大
V
DD
+ 0.3
0.8
150
5
单位
V
V
A
A
A
A
V
0.5
V
I
IL
输入
低电流
输出高电压;
REF_OUT
2.6
注1
输出低电压：
REF_OUT
V
OL
注1
注1 ：输出端接50
Ω
到V
DDO _CMOS
/ 2 。参见参数测量信息科
"3.3V输出负载测试电路Diagram" 。
V
OH
IDT
/ ICS
INSERT产品名称
4
ICS844001AG - 21 REV 。一个2007年9月14日
ICS844001-21
FEMTOCLOCKS CRYSTAL - TO- LVDS频率合成器
初步
T
ABLE
4C 。 LVDS DC
极特
,
V
DD
= V
DDO_LVDS
= 3.3V ±5％， TA = 0℃下
TO
70°C
符号
V
OD
Δ
V
OD
V
OS
Δ
V
OS
参数
差分输出电压
V
OD
幅度变化
失调电压
V
OS
幅度变化
测试条件
最低
典型
400
50
1.5
50
最大
单位
mV
mV
V
mV
T
ABLE
5. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
驱动电平
注：使用一个18pF之并联谐振晶体特征。
12
测试条件
最低
典型
最大
40
50
7
1
单位
兆赫
兆赫
Ω
pF
mW
基本
T
ABLE
6. AC - C
极特
,
V
DD
= V
DDO_LVDS
= V
DDO_CMOS
= 3.3V ±5％， TA = 0℃下
TO
70°C
符号
f
OUT
t
PD
t
JIT （ φ ）
t
R
/ t
F
ODC
参数
输出频率
传播延迟，以REF_CLK
注1
REF_OUT
RMS相位抖动（随机） ;
注2,3
Q， NQ
产量
上升/下降时间
REF_OUT
输出占空比
测试条件
最低
56
2.95
622.08MHz的（ 12kHz的 - 为20MHz ）
20 ％至80％
20 ％至80％
0.92
300
300
50
50
典型
最大
700
单位
兆赫
ns
ps
ps
ps
%
%
Q， NQ
REF_OUT
注1 ：从V测
DD
输入到V / 2的
DDO_CMOS
输出的/ 2 。
注2 ：使用25MHz的QUAR TZ晶体测量相位抖动。
注3 ：此参数定义符合JEDEC标准65 。
IDT
/ ICS
INSERT产品名称
5
ICS844001AG - 21 REV 。一个2007年9月14日
QQ：2880707522 复制
