700MHZ ， CYRSTAL - TO- 3.3V的差分
LVPECL频率合成器
ICS8432I-51
G
ENERAL
D
ESCRIPTION
该ICS8432I -51是一种通用的，双输出
把水晶至3.3V的差分LVPECL高频
HiPerClockS
昆西合成和的一员
HiPerClocks 系列高性能时钟
来自IDT的解决方案。该ICS8432I - 51有一个选择 -
能够REF_CLK或晶振输入。压控振荡器工作在频
昆西范围为250MHz到700MHz的的。 VCO的频率是
在步骤等于输入参考值编程
或晶体频率。 VCO的输出频率可以是
使用串行或并行接口， CON组编程
成形的逻辑。的低相位噪声特性
ICS8432I -51使其成为理想的时钟源，千兆以太网，
光纤信道1和2，和Infiniband应用程序。
F
EATURES
双路3.3V的差分LVPECL输出
可选晶体振荡器接口或
LVCMOS / LVTTL TEST_CLK
输出频率范围： 31.25MHz到700MHz的
晶振输入频率范围： 12MHz的25MHz的
VCO范围： 250MHz的700MHz的到
并行或串行接口进行编程计数器和
输出分频器
RMS周期抖动： 3.5ps （最大值）
周期到周期抖动： 40ps的（最大）
3.3V电源电压
-40 ° C至85°C的工作环境温度
可用两个标准（ RoHS指令5 ）和无铅（ RoHS指令6 ）
套餐
IC
S
B
LOCK
D
IAGRAM
P
IN
A
SSIGNMENT
VCO_SEL
nP_LOAD
M4
M3
M2
M1
M0
VCO_SEL
XTAL_SEL
REF_CLK
XTAL1
OSC
XTAL2
0
1
M5
M6
M7
M8
N0
N1
nc
V
EE
1
2
3
4
5
6
7
8
32 31 30 29 28 27 26 25
24
23
22
XTAL_OUT
REF_CLK
XTAL_SEL
V
CCA
S_LOAD
S-DATA
S_CLOCK
MR
XTAL_OUT
ICS8432I-51
21
20
19
18
17
PLL
相位检测器
÷1
÷2
÷4
÷8
9 10 11 12 13 14 15 16
TEST
V
CC
FOUT1
nFOUT1
V
CCO
FOUT0
nFOUT0
V
EE
MR
÷
M
VCO
0
1
FOUT0
nFOUT0
FOUT1
nFOUT1
S_LOAD
S-DATA
S_CLOCK
nP_LOAD
M0:M8
N0:N1
CON组fi guration
接口
逻辑
TEST
32引脚LQFP
采用7mm x 7mm X 1.4毫米包体
Y封装
顶视图
32引脚VFQFN
采用5mm x 5mm X 0.95米包体
套餐
顶视图
IDT
/ ICS
3.3V LVPECL频率合成器
1
ICS8432BYI - 51 REV 。一个2007年9月24日
ICS8432I-51
700MHZ ，水晶- TO- 3.3V的差分LVPECL频率合成器
F
UNCTIONAL
D
ESCRIPTION
注：下面的功能说明操作说明
对您使用25MHz的晶振。对昼夜温差有效的PLL环路分频值
同的晶体或输入频率，在输入定义
频率特性，表5 ，注： 1 。
该ICS8432I - 51拥有一个完全集成的PLL ，因此，
无需外部元件设置环路带宽。
一个基本的晶体被用作输入到芯片上的振荡器
器。振荡器的输出被馈送到相位检测器。
25MHz晶体提供了25MHz的鉴相器参考
频率。 PLL的压控振荡器工作在250MHz的范围内的
达到700MHz 。 M个除法器的输出也被施加到
相位检测器。
相位检测器和M个分频器力VCO的输出频率
昆西为M倍，通过调整基准频率
VCO控制电压。需要注意的是对于M的某些值（或者过高
或过低）时，PLL将不实现锁定。 VCO的输出是
通过一个除法器被发送到每个LVPECL输出的前缩放
缓冲区。除法器提供了一个50 ％的输出占空比。
的ICS8432I -51支持的可编程特性2 IN-
把模式进行编程并购分频器和N分频器的输出。该
两个输入操作模式是并行和串行。
图1
节目
对于每个模式的时序图。在并行模式中， nP_LOAD
输入最初为低电平。通过M8和N0上输入M0数据
并且N1被直接传递到M分频器和N个输出分频器。
在nP_LOAD输入低到高的跳变，数据
被锁存， M个分保持加载，直到下一次LOW
转型期nP_LOAD或直到一个串口事件发生。其结果，
所述M和N位可以被硬连线来设置M个分压器和
自动将N个输出分频器，一个特定的默认状态
发生在上电期间。工作时，测试输出为低电平
在并行输入模式。压控振荡器之间的关系
频率，晶体频率和M个分频器被定义为
如下所示：
FVCO =值为fXTAL ×M的
M值和M 0的通M8的所需的值示
在表3B中，可编程的VCO频率函数表。
有效的M值为其PLL将实现锁定为25MHz的
参考被定义为10
≤
M
≤
28.频出DE-是
判罚如下：
FOUT
=
FVCO =值为fXTAL ×M的
N
N
发生串行操作时nP_LOAD为高和S_LOAD是
低。该移位寄存器是通过采样S-DATA的比特加载
与S_CLOCK的上升沿。的移位寄存器，存器中的内容
被加载到M个分频器和N个输出分频器时S_LOAD
转变从低到高。在M鸿沟和N分频输出
值被锁存S_LOAD的高到低的跳变。如果
S_LOAD被拉高，在S-DATA输入数据直接传递
到M分频器和N分频器的输出在每个RIS - 荷兰国际集团的边缘
S_CLOCK 。在串行模式可以用来编程M和N
位和测试位T1和T0 。内部寄存器T0和T1阻止 -
雷测试输出的状态如下：
T1
0
0
1
1
T0
0
1
0
1
测试输出
低
S-DATA ，移位寄存器输入
M个分频器输出
CMOS的F out
S
ERIAL
L
OADING
S_CLOCK
S-DATA
T1
T0
H
* NULL
N1
N0
M8
M7
M6
M5
M4
M3
M2
M1
M0
t
S_LOAD
S
t
nP_LOAD
t
S
P
ARALLEL
L
OADING
M0 ： M8 ， N0 ： N1
M，N
nP_LOAD
t
S_LOAD
S
t
H
时间
F
IGURE
1. P
ARALLEL
＆放大器; S
ERIAL
L
OAD
O
PERATIONS
*注意：
空时隙定时必须遵守。
IDT
/ ICS
3.3V LVPECL频率合成器
2
ICS8432BYI - 51 REV 。一个2007年9月24日
ICS8432I-51
700MHZ ，水晶- TO- 3.3V的差分LVPECL频率合成器
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2, 3, 4,
28, 29,
30, 31, 32
5, 6
7
8, 16
9
10
11, 12
13
14, 15
名字
M5
M6, M7, M8,
M0, M1,
M2, M3, M4
N0, N1
nc
V
EE
TEST
V
CC
FOUT1 ， nFOUT1
V
CCO
FOUT0 ， nFOUT0
输入
输入
输入
未使用
动力
产量
动力
产量
动力
产量
TYPE
上拉
M分频器输入。数据锁存低到高的转变
下拉nP_LOAD输入。 LVCMOS / LVTTL接口电平。
下拉
决定输出分频值如表3C定义，
功能表。 LVCMOS / LVTTL接口电平。
无连接。
负电源引脚。
测试输出是活跃在运行的串行模式。产量
低驱动并联模式。 LVCMOS / LVTTL接口电平。
核心供电引脚。
差分输出的合成器。 3.3V LVPECL接口电平。
输出电源引脚。
差分输出的合成器。 3.3V LVPECL接口电平。
高电平有效复位硕士。当逻辑高电平时，内部分隔
复位造成的真实输出FOUTx变低和
INVER泰德输出nFOUTx变高。当逻辑低电平时，内部
分频器和输出被使能。 MR的阿瑟化不
实现装M，N和T的值。 LVCMOS / LVTTL接口电平。
时钟在串行数据存在于S-DATA输入到移位寄存器中
上S_CLOCK的上升沿。 LVCMOS / LVTTL接口电平。
移位寄存器的串行输入。采样的上升沿数据
S_CLOCK 。 LVCMOS / LVTTL接口电平。
数据控件从移位寄存器转换成分隔。
LVCMOS / LVTTL接口电平。
模拟电源引脚。
上拉
晶体或测试输入作为PLL的参考源之间进行选择。
选择HIGH，当XTAL输入。选择REF_CLK低的时候。
LVCMOS / LVTTL接口电平。
描述
17
MR
输入
下拉
18
19
20
21
22
23
24,
25
26
27
S_CLOCK
S-DATA
S_LOAD
V
CCA
XTAL_SEL
REF_CLK
XTAL_OUT ，
XTAL_IN
nP_LOAD
VCO_SEL
输入
输入
输入
动力
输入
输入
输入
输入
输入
下拉
下拉
下拉
下拉参考时钟输入。 LVCMOS / LVTTL接口电平。
晶体振荡器接口。 XTAL_IN是输入。
XTAL_OUT是输出。
并行加载输入。确定当数据出现在M8 ： M0是
下拉装成M分频器，并且当存在于N1的数据： N0设置
N个输出分频器值。 LVCMOS / LVTTL接口电平。
确定合成器是否处于PLL或旁路模式。
上拉
LVCMOS / LVTTL接口电平。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
IDT
/ ICS
3.3V LVPECL频率合成器
3
ICS8432BYI - 51 REV 。一个2007年9月24日
ICS8432I-51
700MHZ ，水晶- TO- 3.3V的差分LVPECL频率合成器
T
ABLE
3A 。 P
ARALLEL
和
S
ERIAL
M
ODE
F
油膏
T
ABLE
输入
条件
S_CLOCK
X
X
X
↑
L
L
X
↑
S-DATA
X
X
X
数据
数据
数据
X
数据
复位。强制输出低电平。
上直接传递到M M和N个输入数据
分频器和N分频器的输出。测试输出被拉低。
数据被锁存到输入寄存器和保持加载
到明年LOW过渡，或者直到一个串口事件发生。
串行输入模式。移位寄存器装入数据
S-DATA上S_CLOCK的每个上升沿。
移位寄存器的内容被传递到
M分频器和N分频器的输出。
M分频器和N分频器的输出值被锁存。
并行或串行输入不影响移位寄存器。
S-DATA直接传递到M分频器，它的时钟频率。
X
X
L
L
↑
↓
L
H
MR
H
L
L
L
L
L
L
L
nP_LOAD
X
L
↑
H
H
H
H
H
M
X
数据
数据
X
X
X
X
X
N
X
数据
数据
X
X
X
X
X
S_LOAD
注：L =低
H = HIGH
X =不关心
↑
=上升沿转变
↓
=下降沿
T
ABLE
3B 。 P
ROGRAMMABLE
VCO F
Characteristic低频
F
油膏
T
ABLE
VCO频率
（兆赫）
250
275
650
675
M鸿沟
10
11
26
27
256
M8
0
0
0
0
128
M7
0
0
0
0
64
M6
0
0
0
0
32
M5
0
0
0
0
16
M4
0
0
1
1
8
M3
1
1
1
1
4
M2
0
0
0
0
2
M1
1
1
1
1
1
M0
0
1
0
1
0
700
28
0
0
0
0
1
1
1
0
注1 ：这M个分频值，并由此产生频率对应于CR石英晶体或TEST_CLK输入频率
对25MHz的。
T
ABLE
3C 。 P
ROGRAMMABLE
O
安输出
D
IVIDER
F
油膏
T
ABLE
输入
N1
0
0
1
1
N0
0
1
0
1
N分频器值
1
2
4
8
输出频率（ MHz）的
最低
250
125
62.5
31.25
最大
700
350
175
87.5
IDT
/ ICS
3.3V LVPECL频率合成器
4
ICS8432BYI - 51 REV 。一个2007年9月24日
ICS8432I-51
700MHZ ，水晶- TO- 3.3V的差分LVPECL频率合成器
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
32引脚LQFP
32铅VFQFN
贮藏温度，T
英镑
4.6V
-0.5V到V
CC
+ 0.5 V
50mA
100mA
47.9 ℃/ W（ 0 LFPM ）
41.07 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。 OP-功能
产品的关合作在这些条件下或超出任何条件
在这些上市
DC特性
or
AC特性
不
暗示。暴露在绝对最大额定值条件为前
往往还会影响产品的可靠性。
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCO
= 3.3V±5%, V
EE
= 0V ，T
A
= -40°C
TO
85°C
符号
V
CC
V
CCA
V
CCO
I
EE
I
CCA
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
测试条件
最低
3.135
V
CC
– 0.15
3.135
典型
3. 3
3.3
3.3
最大
3.465
3.465
3.465
145
15
单位
V
V
V
mA
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
CC
= V
CCO
= 3.3V±5%, V
EE
= 0V ，T
A
= -40°C
TO
85°C
符号
V
IH
参数
输入
高压
VCO_SEL ， XTAL_SEL ， MR，
S_LOAD ， nP_LOAD ， N0 ： N1 ，
S-DATA ， S_CLOCK ， M0 ： M8
REF_CLK
VCO_SEL ， XTAL_SEL ， MR，
S_LOAD ， nP_LOAD ， N0 ： N1 ，
S-DATA ， S_CLOCK ， M0 ： M8
REF_CLK
M0 - M4 ， M6 ， M8 ， N0 ， N1 ， MR，
S_CLOCK ， REF_CLK ，
S-DATA ， S_LOAD ， nP_LOAD
M5 ， XTAL_SEL ， VCO_SEL
M0 - M4 ， M6 ， M8 ， N0 ， N1 ， MR，
S_CLOCK ， REF_CLK ，
S-DATA ， S_LOAD ， nP_LOAD
M5 ， XTAL_SEL ， VCO_SEL
V
OH
V
OL
产量
高压
产量
低电压
TEST;注1
TEST;注1
测试条件
最低
2
2
-0.3
-0.3
V
CC
= V
IN
= 3.465V
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V,
V
IN
= 0V
V
CC
= 3.465V,
V
IN
= 0V
-5
典型
最大
V
CC
+ 0.3
V
CC
+ 0.3
0.8
1.3
150
5
单位
V
V
V
V
A
A
A
V
IL
输入
低电压
I
IH
输入
HIGH CURRENT
I
IL
输入
低电流
-150
2.6
0.5
A
V
V
注1 ：输出端接50Ω到V
CCO
/2.
IDT
/ ICS
3.3V LVPECL频率合成器
5
ICS8432BYI - 51 REV 。一个2007年9月24日
QQ：2880707522 复制
