集成
电路
系统公司
ICS84329B
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
F
EATURES
完全集成的PLL ，无需外部环路滤波器的要求
一个差分LVPECL 3.3V输出
并联谐振晶体振荡器接口
输出频率范围： 31.25MHz到700MHz的
VCO范围： 250MHz的700MHz的到
并行接口进行编程计数器
并在上电期间输出分频器
串行3线接口
RMS周期抖动： 5.5ps （最大值）
周期到周期抖动： 35ps （ maximuml ）
3.3V电源电压
0 ° C至70 ° C的环境工作温度
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS84329B是一个通用的，单
输出高频率合成器和一个
HiPerClockS
在HiPerClockS 系列高成员
从ICS性能的时钟解决方案。该
VCO工作在250MHz的频率范围
达到700MHz 。 VCO频率进行编程的步骤等于
晶体频率由16分VCO的价值
和输出频率，可以通过串行编程或
并行接口的配置逻辑。可以将输出
被配置为通过1 ，2，4和8来划分VCO频率。
输出频率步进小至125kHz至1MHz的
可以使用依赖于一个16MHz的晶振来实现
输出分频器。
IC
S
B
LOCK
D
IAGRAM
OE
P
IN
A
SSIGNMENT
FOUT
V
CC
25 24 23 22 21 20 19
S_CLOCK
26
27
28
1
18
17
N1
N0
M8
M7
M6
M5
M4
NFOUT
TEST
V
CC
V
EE
V
EE
XTAL_IN
OSC
XTAL_OUT
÷
16
S-DATA
S_LOAD
V
CCA
nc
nc
ICS84329B
16
28引脚PLCC
15
V封装
2
14
11.6毫米X 11.4毫米X 4.1毫米
3
13
顶视图
4
5
6
OE
PLL
相位检测器
1
VCO
÷
M
0
÷1
÷2
÷4
÷8
XTAL_IN
12
7
nP_LOAD
8
M0
9 10 11
M1
M2
M3
FOUT
NFOUT
XTAL_OUT
NFOUT
FOUT
TEST
S_LOAD
S-DATA
S_CLOCK
nP_LOAD
M0:M8
N0:N1
CON组fi guration
接口
逻辑
V
CC
V
CC
V
CC
V
EE
V
EE
TEST
S_CLOCK
S-DATA
S_LOAD
V
CCA
V
CCA
nc
nc
XTAL_IN
1
2
3
4
5
6
7
8
32 31 30 29 28 27 26 25
24
23
nc
N1
N0
M8
M7
M6
M5
M4
ICS84329B
22
32引脚LQFP
21
Y封装
20
采用7mm x 7mm X 1.4毫米
19
顶视图
18
17
9 10 11 12 13 14 15 16
XTAL_OUT
OE
nP_LOAD
M0
M1
M2
M3
nc
84329BV
www.icst.com/products/hiperclocks.html
1
REV 。 B 2006年1月18日
集成
电路
系统公司
F
UNCTIONAL
D
ESCRIPTION
ICS84329B
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
N个输出分频器。论在低到高的跳变
nP_LOAD输入时，数据被锁存，对M分频器遗体
直到装上nP_LOAD或直到下一个从高到低的跳变
串行事件发生。测试输出模式为000（移位寄
存器输出）中的并行输入模式下操作时。厘清
VCO频率之间tionship ，晶振频率
值为fXTAL
和M个除法器的定义如下：
FVCO = 16 ×M的
M值和M0通过M8所需的值
示于表3B中，可编程的VCO频率
功能表。有效的M值为其PLL会
实现锁被定义为250
≤
M
≤
511.频率
出的定义如下： f out中FVCO值为fXTAL M
x
=
=
N
N
16
注：下面的功能描述描述OP-
关合作使用16MHz的晶振。有效的PLL环路分频值
不同的晶体或输入频率在在 - 定义
把频率特性，表6 ，注1 。
该ICS84329B具有完全集成的PLL ，因此
无需外部元件设置循环频带 -
宽度。串联谐振，基频晶体作为
输入到内部振荡器。振荡器的输出是
由16之前的鉴相器分。用16MHz的crys-
TAL这提供了一个1MHz的参考频率。的压控振荡器
PLL工作在250MHz的范围内为700MHz的的。输出
对M分频器也被施加到相位检测器。
相位检测器和M个分频器力VCO的输出频率
昆西为M倍，通过调整基准频率
VCO控制电压。需要注意的是对于M的某些值（要么太
高或过低）时，PLL将不实现锁定。的输出
压控振荡器由分离器被发送到每个LVPECL的前缩放
输出缓冲器。除法器提供了一个50 ％的输出占空比。
发生串行操作时nP_LOAD为高和S_LOAD
为LOW 。该移位寄存器是通过采样S-DATA装
比特与S_CLOCK的上升沿。的内容
移位寄存器被加载到M个除法时S_LOAD转录
位数从低到高。在M鸿沟和N分频输出
在ICS84329B支持的可编程特性两个值锁存S_LOAD的高到低的跳变。
输入模式进行编程并购分频器和N分频器的输出。如果S_LOAD被拉高，在S-DATA输入数据传递
两个输入的操作模式是并行和串行。
图 -
直接将上S_CLOCK的每个上升沿对M分频器。
URE 1
示出了每种模式的时序图。在并行模式下的串行模式可以被用来编程M和N位和
该nP_LOAD输入为低电平。在输入M0通过测试位T2的数据： T0 。内部寄存器T2 ： T0确定状态
通过N1 M8和N0的直接传递到测试输出的M个分频器和，如下所示：
T2
T1
T0
测试输出
FOUT
0
0
0
移位寄存器OUT
FOUT
0
0
1
高
FOUT
0
1
0
PLL参考的Xtal ÷ 16
FOUT
0
1
1
VCO ÷ M
FOUT
（非50％占空比M分频器）
1
0
0
FOUT
FOUT
LVCMOS输出频率为200MHz <
1
0
1
低
FOUT
1
1
0
S_CLOCK ÷ M
S_CLOCK ÷ N分频器
（非50 ％占空比M分频器）
1
1
1
FOUT - 4
FOUT
S
ERIAL
L
OADING
S_CLOCK
S-DATA
t
T2
S
T1
H
T0
N1
N0
M8
M7
M6
M5
M4
M3
M2
M1
M0
t
S_LOAD
nP_LOAD
t
S
P
ARALLEL
L
OADING
M0 ： M8 ， N0 ： N1
nP_LOAD
t
S
M，N
t
H
S_LOAD
时间
F
IGURE
1. P
ARALLEL
＆放大器; S
ERIAL
L
OAD
O
PERATIONS
84329BV
www.icst.com/products/hiperclocks.html
2
REV 。 B 2006年1月18日
集成
电路
系统公司
ICS84329B
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
TYPE
描述
模拟电源引脚。
CR振荡器，石英晶体界面。 XTAL_IN是输入。 XTAL_OUT是输出。
上拉
输出使能。当逻辑高电平时，输出启用（默认） 。
当逻辑低电平时，输出被禁用，驱动差分低：
FOUT =低， nFOUT = HIGH 。 LVCMOS / LVTTL接口电平。
并行加载输入。确定当数据出现在M8 ： M0装入
存在于N 1 M分频器，并且当数据： N0设置N个输出分频值。
LVCMOS / LVTTL接口电平。
M分频器输入。数据锁存nP_LOAD投入低到高transistion 。
LVCMOS / LVTTL接口电平。
确定N个输出分频器值如表3C功能表定义。
LVCMOS / LVTTL接口电平。
负电源引脚。
它用于在操作的串行模式的测试输出。
LVCMOS / LVTTL接口电平。
核心供电引脚。
差分输出的合成器。 3.3V LVPECL接口电平。
时钟的串行数据存在于S-DATA输入到上的移位寄存器
上升S_CLOCK的边缘。 LVCMOS / LVTTL接口电平。
移位寄存器的串行输入。采样S_CLOCK的上升沿数据。
LVCMOS / LVTTL接口电平。
数据控件从移位寄存器转换为M分频器。
LVCMOS / LVTTL接口电平。
输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
1. P
IN
D
ESCRIPTIONS
名字
V
CCA
XTAL_IN ，
XTAL_OUT
OE
动力
输入
输入
nP_LOAD
M0, M1, M2, M3,
M4, M5, M6, M7, M8
N0, N1
V
EE
TEST
V
CC
nFOUT ， FOUT
S_CLOCK
S-DATA
S_LOAD
输入
输入
输入
动力
产量
动力
产量
输入
输入
输入
上拉
上拉
上拉
下拉
下拉
下拉
注意：
上拉
和
下拉
是指内部
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最小典型
4
51
51
最大
单位
pF
kΩ
kΩ
84329BV
www.icst.com/products/hiperclocks.html
3
REV 。 B 2006年1月18日
集成
电路
系统公司
ICS84329B
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
T
ABLE
3A 。 P
ARALLEL
nP_LOAD
X
L
↑
H
H
H
M
X
数据
数据
X
X
X
和
S
ERIAL
M
ODE
F
油膏
T
ABLE
输入
S_LOAD
X
X
L
L
↑
↓
S_CLOCK
X
X
X
↑
L
L
X
S-DATA
X
X
X
数据
数据
数据
X
条件
复位。 M和N位全部置高。
直接传递到M分频器的M和N的输入数据和
N个输出分频器。测试模式000 。
数据被锁存到输入寄存器和保持加载
到明年LOW过渡，或者直到一个串口事件发生。
串行输入模式。移位寄存器装入数据
S-DATA上S_CLOCK的每个上升沿。
移位寄存器的内容被传递到M分频器
和N输出分频器。
M鸿沟和N分频的输出值被锁存。
并行或串行输入不影响移位寄存器。
N
X
数据
数据
X
X
X
H
X
X
L
注：L =低
H = HIGH
X =不关心
↑
=上升沿转变
↓
=下降沿
T
ABLE
3B 。 P
ROGRAMMABLE
VCO F
Characteristic低频
F
油膏
T
ABLE
VCO频率
（兆赫）
250
251
252
253
509
510
511
M鸿沟
250
251
252
253
509
510
511
256
M8
0
0
0
0
1
1
1
128
M7
1
1
1
1
1
1
1
64
M6
1
1
1
1
1
1
1
32
M5
1
1
1
1
1
1
1
16
M4
1
1
1
1
1
1
1
8
M3
1
1
1
1
1
1
1
4
M2
0
0
1
1
1
1
1
2
M1
1
1
0
0
0
1
1
1
M0
0
1
0
1
1
0
1
注1 ：这M个分频值，并由此产生相应频率至16MHz的晶振频率。
T
ABLE
3C 。 P
ROGRAMMABLE
O
安输出
D
IVIDER
F
油膏
T
ABLE
输入
N1
0
0
1
1
N0
0
1
0
1
N分频器值
1
2
4
8
输出频率（ MHz）的
最低
250
125
62.5
31.25
最大
700
35 0
175
87.5
84329BV
www.icst.com/products/hiperclocks.html
4
REV 。 B 2006年1月18日
集成
电路
系统公司
ICS84329B
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
37.8 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCA
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
CC
V
CCA
I
CC
I
CCA
参数
核心供电电压
模拟电源电压
电源电流
模拟电源电流
测试条件
最低
3.135
3.135
典型
3.3
3.3
最大
3.465
3.465
125
15
单位
V
V
mA
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
CC
= V
CCA
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
参数
输入高电压
输入低电压
M0 - M8 ， N0 ， N1 ，
OE ， nP_LOAD
输入高电流
S_LOAD ，
S-DATA ， S_CLOCK
M0 - M8 ， N0 ， N1 ，
OE ， nP_LOAD
输入低电平电流
S_LOAD ，
S-DATA ， S_CLOCK
输出高电压;注1
输出低电压;注1
V
CC
= V
IN
= 3.465V
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-150
-5
2.6
0.5
测试条件
最小典型
2
-0.3
最大
V
CC
+ 0.3
0.8
5
15 0
单位
V
V
A
A
A
A
V
V
I
IL
V
OH
V
OL
注1 ：输出端接50
Ω
到V
CC
/ 2 。参见参数测量信息， 3.3V输出负载测试电路。
T
ABLE
4C 。 LVPECL DC
极特
,
V
CC
= V
CCA
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
OH
V
OL
V
摇摆
参数
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
测试条件
最低
V
CC
- 1.4
V
CC
- 2.0
0.6
典型
最大
V
CC
- 0.9
V
CC
- 1.7
1.0
单位
V
V
V
注1 ：输出端接50
Ω
到V
CC
- 2V.
84329BV
www.icst.com/products/hiperclocks.html
5
REV 。 B 2006年1月18日
集成
电路
系统公司
ICS84329B
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
F
EATURES
完全集成的PLL ，无需外部环路滤波器的要求
一个差分LVPECL 3.3V输出
并联谐振晶体振荡器接口
输出频率范围： 31.25MHz到700MHz的
VCO范围： 250MHz的700MHz的到
并行接口进行编程计数器
并在上电期间输出分频器
串行3线接口
RMS周期抖动： 5.5ps （最大值）
周期到周期抖动： 35ps （ maximuml ）
3.3V电源电压
0 ° C至70 ° C的环境工作温度
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS84329B是一个通用的，单
输出高频率合成器和一个
HiPerClockS
在HiPerClockS 系列高成员
从ICS性能的时钟解决方案。该
VCO工作在250MHz的频率范围
达到700MHz 。 VCO频率进行编程的步骤等于
晶体频率由16分VCO的价值
和输出频率，可以通过串行编程或
并行接口的配置逻辑。可以将输出
被配置为通过1 ，2，4和8来划分VCO频率。
输出频率步进小至125kHz至1MHz的
可以使用依赖于一个16MHz的晶振来实现
输出分频器。
IC
S
B
LOCK
D
IAGRAM
OE
P
IN
A
SSIGNMENT
FOUT
V
CC
25 24 23 22 21 20 19
S_CLOCK
26
27
28
1
18
17
N1
N0
M8
M7
M6
M5
M4
NFOUT
TEST
V
CC
V
EE
V
EE
XTAL_IN
OSC
XTAL_OUT
÷
16
S-DATA
S_LOAD
V
CCA
nc
nc
ICS84329B
16
28引脚PLCC
15
V封装
2
14
11.6毫米X 11.4毫米X 4.1毫米
3
13
顶视图
4
5
6
OE
PLL
相位检测器
1
VCO
÷
M
0
÷1
÷2
÷4
÷8
XTAL_IN
12
7
nP_LOAD
8
M0
9 10 11
M1
M2
M3
FOUT
NFOUT
XTAL_OUT
NFOUT
FOUT
TEST
S_LOAD
S-DATA
S_CLOCK
nP_LOAD
M0:M8
N0:N1
CON组fi guration
接口
逻辑
V
CC
V
CC
V
CC
V
EE
V
EE
TEST
S_CLOCK
S-DATA
S_LOAD
V
CCA
V
CCA
nc
nc
XTAL_IN
1
2
3
4
5
6
7
8
32 31 30 29 28 27 26 25
24
23
nc
N1
N0
M8
M7
M6
M5
M4
ICS84329B
22
32引脚LQFP
21
Y封装
20
采用7mm x 7mm X 1.4毫米
19
顶视图
18
17
9 10 11 12 13 14 15 16
XTAL_OUT
OE
nP_LOAD
M0
M1
M2
M3
nc
84329BV
www.icst.com/products/hiperclocks.html
1
REV 。 B 2006年1月18日
集成
电路
系统公司
F
UNCTIONAL
D
ESCRIPTION
ICS84329B
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
N个输出分频器。论在低到高的跳变
nP_LOAD输入时，数据被锁存，对M分频器遗体
直到装上nP_LOAD或直到下一个从高到低的跳变
串行事件发生。测试输出模式为000（移位寄
存器输出）中的并行输入模式下操作时。厘清
VCO频率之间tionship ，晶振频率
值为fXTAL
和M个除法器的定义如下：
FVCO = 16 ×M的
M值和M0通过M8所需的值
示于表3B中，可编程的VCO频率
功能表。有效的M值为其PLL会
实现锁被定义为250
≤
M
≤
511.频率
出的定义如下： f out中FVCO值为fXTAL M
x
=
=
N
N
16
注：下面的功能描述描述OP-
关合作使用16MHz的晶振。有效的PLL环路分频值
不同的晶体或输入频率在在 - 定义
把频率特性，表6 ，注1 。
该ICS84329B具有完全集成的PLL ，因此
无需外部元件设置循环频带 -
宽度。串联谐振，基频晶体作为
输入到内部振荡器。振荡器的输出是
由16之前的鉴相器分。用16MHz的crys-
TAL这提供了一个1MHz的参考频率。的压控振荡器
PLL工作在250MHz的范围内为700MHz的的。输出
对M分频器也被施加到相位检测器。
相位检测器和M个分频器力VCO的输出频率
昆西为M倍，通过调整基准频率
VCO控制电压。需要注意的是对于M的某些值（要么太
高或过低）时，PLL将不实现锁定。的输出
压控振荡器由分离器被发送到每个LVPECL的前缩放
输出缓冲器。除法器提供了一个50 ％的输出占空比。
发生串行操作时nP_LOAD为高和S_LOAD
为LOW 。该移位寄存器是通过采样S-DATA装
比特与S_CLOCK的上升沿。的内容
移位寄存器被加载到M个除法时S_LOAD转录
位数从低到高。在M鸿沟和N分频输出
在ICS84329B支持的可编程特性两个值锁存S_LOAD的高到低的跳变。
输入模式进行编程并购分频器和N分频器的输出。如果S_LOAD被拉高，在S-DATA输入数据传递
两个输入的操作模式是并行和串行。
图 -
直接将上S_CLOCK的每个上升沿对M分频器。
URE 1
示出了每种模式的时序图。在并行模式下的串行模式可以被用来编程M和N位和
该nP_LOAD输入为低电平。在输入M0通过测试位T2的数据： T0 。内部寄存器T2 ： T0确定状态
通过N1 M8和N0的直接传递到测试输出的M个分频器和，如下所示：
T2
T1
T0
测试输出
FOUT
0
0
0
移位寄存器OUT
FOUT
0
0
1
高
FOUT
0
1
0
PLL参考的Xtal ÷ 16
FOUT
0
1
1
VCO ÷ M
FOUT
（非50％占空比M分频器）
1
0
0
FOUT
FOUT
LVCMOS输出频率为200MHz <
1
0
1
低
FOUT
1
1
0
S_CLOCK ÷ M
S_CLOCK ÷ N分频器
（非50 ％占空比M分频器）
1
1
1
FOUT - 4
FOUT
S
ERIAL
L
OADING
S_CLOCK
S-DATA
t
T2
S
T1
H
T0
N1
N0
M8
M7
M6
M5
M4
M3
M2
M1
M0
t
S_LOAD
nP_LOAD
t
S
P
ARALLEL
L
OADING
M0 ： M8 ， N0 ： N1
nP_LOAD
t
S
M，N
t
H
S_LOAD
时间
F
IGURE
1. P
ARALLEL
＆放大器; S
ERIAL
L
OAD
O
PERATIONS
84329BV
www.icst.com/products/hiperclocks.html
2
REV 。 B 2006年1月18日
集成
电路
系统公司
ICS84329B
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
TYPE
描述
模拟电源引脚。
CR振荡器，石英晶体界面。 XTAL_IN是输入。 XTAL_OUT是输出。
上拉
输出使能。当逻辑高电平时，输出启用（默认） 。
当逻辑低电平时，输出被禁用，驱动差分低：
FOUT =低， nFOUT = HIGH 。 LVCMOS / LVTTL接口电平。
并行加载输入。确定当数据出现在M8 ： M0装入
存在于N 1 M分频器，并且当数据： N0设置N个输出分频值。
LVCMOS / LVTTL接口电平。
M分频器输入。数据锁存nP_LOAD投入低到高transistion 。
LVCMOS / LVTTL接口电平。
确定N个输出分频器值如表3C功能表定义。
LVCMOS / LVTTL接口电平。
负电源引脚。
它用于在操作的串行模式的测试输出。
LVCMOS / LVTTL接口电平。
核心供电引脚。
差分输出的合成器。 3.3V LVPECL接口电平。
时钟的串行数据存在于S-DATA输入到上的移位寄存器
上升S_CLOCK的边缘。 LVCMOS / LVTTL接口电平。
移位寄存器的串行输入。采样S_CLOCK的上升沿数据。
LVCMOS / LVTTL接口电平。
数据控件从移位寄存器转换为M分频器。
LVCMOS / LVTTL接口电平。
输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
1. P
IN
D
ESCRIPTIONS
名字
V
CCA
XTAL_IN ，
XTAL_OUT
OE
动力
输入
输入
nP_LOAD
M0, M1, M2, M3,
M4, M5, M6, M7, M8
N0, N1
V
EE
TEST
V
CC
nFOUT ， FOUT
S_CLOCK
S-DATA
S_LOAD
输入
输入
输入
动力
产量
动力
产量
输入
输入
输入
上拉
上拉
上拉
下拉
下拉
下拉
注意：
上拉
和
下拉
是指内部
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最小典型
4
51
51
最大
单位
pF
kΩ
kΩ
84329BV
www.icst.com/products/hiperclocks.html
3
REV 。 B 2006年1月18日
集成
电路
系统公司
ICS84329B
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
T
ABLE
3A 。 P
ARALLEL
nP_LOAD
X
L
↑
H
H
H
M
X
数据
数据
X
X
X
和
S
ERIAL
M
ODE
F
油膏
T
ABLE
输入
S_LOAD
X
X
L
L
↑
↓
S_CLOCK
X
X
X
↑
L
L
X
S-DATA
X
X
X
数据
数据
数据
X
条件
复位。 M和N位全部置高。
直接传递到M分频器的M和N的输入数据和
N个输出分频器。测试模式000 。
数据被锁存到输入寄存器和保持加载
到明年LOW过渡，或者直到一个串口事件发生。
串行输入模式。移位寄存器装入数据
S-DATA上S_CLOCK的每个上升沿。
移位寄存器的内容被传递到M分频器
和N输出分频器。
M鸿沟和N分频的输出值被锁存。
并行或串行输入不影响移位寄存器。
N
X
数据
数据
X
X
X
H
X
X
L
注：L =低
H = HIGH
X =不关心
↑
=上升沿转变
↓
=下降沿
T
ABLE
3B 。 P
ROGRAMMABLE
VCO F
Characteristic低频
F
油膏
T
ABLE
VCO频率
（兆赫）
250
251
252
253
509
510
511
M鸿沟
250
251
252
253
509
510
511
256
M8
0
0
0
0
1
1
1
128
M7
1
1
1
1
1
1
1
64
M6
1
1
1
1
1
1
1
32
M5
1
1
1
1
1
1
1
16
M4
1
1
1
1
1
1
1
8
M3
1
1
1
1
1
1
1
4
M2
0
0
1
1
1
1
1
2
M1
1
1
0
0
0
1
1
1
M0
0
1
0
1
1
0
1
注1 ：这M个分频值，并由此产生相应频率至16MHz的晶振频率。
T
ABLE
3C 。 P
ROGRAMMABLE
O
安输出
D
IVIDER
F
油膏
T
ABLE
输入
N1
0
0
1
1
N0
0
1
0
1
N分频器值
1
2
4
8
输出频率（ MHz）的
最低
250
125
62.5
31.25
最大
700
35 0
175
87.5
84329BV
www.icst.com/products/hiperclocks.html
4
REV 。 B 2006年1月18日
集成
电路
系统公司
ICS84329B
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
37.8 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCA
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
CC
V
CCA
I
CC
I
CCA
参数
核心供电电压
模拟电源电压
电源电流
模拟电源电流
测试条件
最低
3.135
3.135
典型
3.3
3.3
最大
3.465
3.465
125
15
单位
V
V
mA
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
CC
= V
CCA
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
参数
输入高电压
输入低电压
M0 - M8 ， N0 ， N1 ，
OE ， nP_LOAD
输入高电流
S_LOAD ，
S-DATA ， S_CLOCK
M0 - M8 ， N0 ， N1 ，
OE ， nP_LOAD
输入低电平电流
S_LOAD ，
S-DATA ， S_CLOCK
输出高电压;注1
输出低电压;注1
V
CC
= V
IN
= 3.465V
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-150
-5
2.6
0.5
测试条件
最小典型
2
-0.3
最大
V
CC
+ 0.3
0.8
5
15 0
单位
V
V
A
A
A
A
V
V
I
IL
V
OH
V
OL
注1 ：输出端接50
Ω
到V
CC
/ 2 。参见参数测量信息， 3.3V输出负载测试电路。
T
ABLE
4C 。 LVPECL DC
极特
,
V
CC
= V
CCA
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
OH
V
OL
V
摇摆
参数
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
测试条件
最低
V
CC
- 1.4
V
CC
- 2.0
0.6
典型
最大
V
CC
- 0.9
V
CC
- 1.7
1.0
单位
V
V
V
注1 ：输出端接50
Ω
到V
CC
- 2V.
84329BV
www.icst.com/products/hiperclocks.html
5
REV 。 B 2006年1月18日
QQ：2880707522 复制
