初步
集成
电路
系统公司
ICS843252-04
F
EMTO
C
锁
C
RYSTAL
-
TO
-
3.3V LVPECL
LOCK
G
enerator
F
EATURES
两个差分LVPECL 3.3V输出
晶体振荡器接口设计
18pF之并联谐振晶体
晶振输入频率范围： 19.33MHz - 30MHz的
输出频率范围： 145MHz - 187.5MHz
VCO频率范围： 580MHz - 750MHz的
RMS在156.25MHz （ 1.875MHz - 为20MHz ）相位抖动：
0.39ps （典型值）
工作电压3.3V
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
可在标准和无铅标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS843252-04是一个10GB / 12GB以太网
时钟发生器和的一员
HiPerClockS
HiPerClockS
TM
系列高perfor曼斯
从ICS的设备。该ICS843252-04可以
综合10千兆位以太网和12千兆位
以太网具有25MHz的晶振。它也能生成的SATA
和10Gb光纤通道的参考时钟频率与
选用合适的晶体。该ICS843252-04有
出色的相位抖动性能和封装在一个
小型16引脚TSSOP封装，因此非常适合在系统中使用与
有限的电路板空间。
IC
S
C
ONFIGURATION
T
ABLE
晶振频率
（兆赫）
25
25
同
25MH
Z
C
RYSTAL
输入
反馈VCO频率
DIVIDE
（兆赫）
30
750
25
同
N个输出鸿沟
4
4
输出频率
（兆赫）
187.5
156.25
应用
12千兆以太网
10千兆以太网
625
C
ONFIGURATION
T
ABLE
晶振频率
（兆赫）
20
21.25
24
25.5
30
S
选举中获胜
C
RYSTALS
N个输出鸿沟
4
4
4
4
4
输出频率
（兆赫）
150
159.375
150
159.375
187.5
应用
SATA
10千兆光纤通道
SATA
10千兆光纤通道
12千兆以太网
输入
反馈VCO频率
DIVIDE
（兆赫）
30
600
30
25
25
25
637.5
60 0
637.5
750
B
LOCK
D
IAGRAM
OE
nPLL_SEL
REF_CLK
上拉
下拉
P
IN
A
SSIGNMENT
D
Q
LE
nQ1
Q1
V
CCO
OE
nPLL_SEL
V
CCO
Q0
nQ0
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
XTAL_IN
XTAL_OUT
V
EE
REF_CLK
CLK_SEL
V
CC
V
CCA
FREQ_SEL
下拉
1
1
XTAL_IN
OSC
XTAL_OUT
CLK_SEL
下拉
0
相
探测器
VCO
580MHz-750MHz
DIV 。
÷4
0
Q0
nQ0
Q1
nQ1
ICS843252-04
16引脚TSSOP
4.4毫米X 5.0毫米X 0.92毫米
包体
G封装
顶视图
0 = ÷25
（默认）
1 = ÷30
FREQ_SEL
下拉
本文提供的初步信息代表了原型或试生产的产物。所提到的特征的基础上
最初的产品特性。集成电路系统公司（ ICS）保留随时更改任何电路或规格的权利
恕不另行通知。
843252AG-04
www.icst.com/products/hiperclocks.html
REV 。一2006年1月25日
1
初步
集成
电路
系统公司
ICS843252-04
F
EMTO
C
锁
C
RYSTAL
-
TO
-
3.3V LVPECL
LOCK
G
enerator
TYPE
描述
差分时钟输出。 LVPECL接口电平。
输出电源引脚。
输出使能。高电平时，时钟输出跟随时钟输入。
当低， QX输出被强制为低电平， nQx输出被强制高。
上拉
LVCMOS / LVTTL接口电平。
锁相环和基准时钟作为输入给除法器之间进行选择。
下拉低时，选择PLL 。当高，选择的参考时钟。
LVCMOS / LVTTL接口电平。
差分时钟输出。 LVPECL接口电平。
下拉频率选择引脚。 LVCMOS / LVTTL接口电平。
模拟电源引脚。
核心供电引脚。
下拉
时钟选择输入。当低，选择CR石英晶体输入。当高，
选择REF_CLK 。 LVCMOS / LVTTL接口电平。
下拉参考时钟输入。 LVCMOS / LVTTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 6
4
名字
NQ1 ， Q1
V
CCO
OE
动力
输入
产量
5
7, 8
9
10
11
12
13
14
nPLL_SEL
Q0 ， nQ0
FREQ_SEL
V
CCA
V
CC
CLK_SEL
REF_CLK
输入
产量
输入
动力
动力
输入
输入
V
EE
动力
负电源引脚。
CR振荡器，石英晶体界面。 XTAL_IN是输入，
XTAL_OUT ，
15, 16
输入
XTAL_OUT是输出。
XTAL_IN
注意：
上拉和下拉
是指内部输入电阻。见表2 ，引脚特性的研究，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
843252AG-04
www.icst.com/products/hiperclocks.html
2
REV 。一2006年1月25日
初步
集成
电路
系统公司
ICS843252-04
F
EMTO
C
锁
C
RYSTAL
-
TO
-
3.3V LVPECL
LOCK
G
enerator
4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
贮藏温度，T
英镑
封装的热阻抗，
θ
JA
89℃ / W （ 0 LFPM ）
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
CC
V
CCA
I
CC
I
CCA
I
EE
参数
核心供电电压
模拟电源电压
电源电流
模拟电源电流
电源电流
测试条件
最低
3.135
3.135
典型
3.3
3.3
60
11
80
最大
3.465
3.465
单位
V
V
mA
mA
mA
T
ABLE
3B 。 LVCMOS / LVTTL DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
参数
输入高电压
输入低电压
REF_CLK ，
LK _S ê L，
FREQ_SEL ，
nPLL_SEL
OE
REF_CLK ，
LK _S ê L，
FREQ_SEL ，
nPLL_SEL
OE
V
CC
= V
IN
= 3.465V
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-5
-150
测试条件
最低
2
-0.3
典型
最大
V
CC
+ 0.3
0.8
150
5
单位
V
V
A
A
A
A
I
IH
输入高电流
I
IL
输入低电平电流
T
ABLE
3C 。 LVPECL DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
OH
V
OL
V
摇摆
参数
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
测试条件
最低
V
CCO
- 1.4
V
CCO
- 2.0
0.6
典型
最大
V
CCO
- 0.9
V
CCO
- 1.7
1. 0
单位
V
V
V
注1 ：输出端接50
Ω
到V
CCO
- 2V.
843252AG-04
www.icst.com/products/hiperclocks.html
3
REV 。一2006年1月25日
初步
集成
电路
系统公司
ICS843252-04
F
EMTO
C
锁
C
RYSTAL
-
TO
-
3.3V LVPECL
LOCK
G
enerator
测试条件
最低
19.33
典型
基本
30
50
7
1
兆赫
Ω
pF
mW
最大
单位
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
驱动电平
T
ABLE
5. AC - C
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
f
OUT
参数
输出频率
156.25MHz @积分范围：
1.875MHz - 20MHz的
159.375MHz @积分范围：
1.875MHz - 20MHz的
187.5MHz @积分范围：
1.875MHz - 20MHz的
20 ％至80％
测试条件
最低
145
0.39
0.38
0.38
待定
400
典型
最大
187.5
单位
兆赫
ps
ps
ps
ps
ps
%
t
JIT （ φ ）
RMS相位抖动（随机） ;
注1
t
SK （ O）
t
R
/ t
F
输出偏斜;注2 ， 3
输出上升/下降时间
ODC
输出占空比
50
注1 ：请参阅本节中的相位噪声图。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
CCO
/2.
注3 ：这些参数由特性保证。在生产中测试。
843252AG-04
www.icst.com/products/hiperclocks.html
4
REV 。一2006年1月25日
初步
集成
电路
系统公司
ICS843252-04
F
EMTO
C
锁
C
RYSTAL
-
TO
-
3.3V LVPECL
LOCK
G
enerator
P
ARAMETER
M
EASUREMENT
I
载文信息
2V
相位噪声图
LVPECL
nQx
噪声功率
V
CC,
V
CCA ，
V
CCO
Qx
范围
相位噪声面膜
V
EE
f
1
偏移频率
f
2
-1.3V ± 0.165V
RMS抖动=面积根据假面相位噪声叠加
3.3V
安输出
L
OAD
AC牛逼
美东时间
C
IRCUIT
RMS P
HASE
J
伊特尔
nQx
80%
Qx
NQY
Qy
80%
V
SW I N G -
时钟
输出
20%
t
R
t
F
20%
TSK （ O）
O
安输出
S
KEW
O
安输出
R
ISE
/F
所有
T
IME
nQ0 ， NQ1
Q0, Q1
t
PW
t
期
ODC =
t
PW
t
期
x 100%
O
安输出
D
UTY
C
YCLE
/P
ULSE
W
ID
/P
ERIOD
843252AG-04
www.icst.com/products/hiperclocks.html
5
REV 。一2006年1月25日
初步
集成
电路
系统公司
ICS843252-04
F
EMTO
C
锁
C
RYSTAL
-
TO
-
3.3V LVPECL
LOCK
G
enerator
F
EATURES
两个差分LVPECL 3.3V输出
晶体振荡器接口设计
18pF之并联谐振晶体
晶振输入频率范围： 19.33MHz - 30MHz的
输出频率范围： 145MHz - 187.5MHz
VCO频率范围： 580MHz - 750MHz的
RMS在156.25MHz （ 1.875MHz - 为20MHz ）相位抖动：
0.39ps （典型值）
工作电压3.3V
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
可在标准和无铅标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS843252-04是一个10GB / 12GB以太网
时钟发生器和的一员
HiPerClockS
HiPerClockS
TM
系列高perfor曼斯
从ICS的设备。该ICS843252-04可以
综合10千兆位以太网和12千兆位
以太网具有25MHz的晶振。它也能生成的SATA
和10Gb光纤通道的参考时钟频率与
选用合适的晶体。该ICS843252-04有
出色的相位抖动性能和封装在一个
小型16引脚TSSOP封装，因此非常适合在系统中使用与
有限的电路板空间。
IC
S
C
ONFIGURATION
T
ABLE
晶振频率
（兆赫）
25
25
同
25MH
Z
C
RYSTAL
输入
反馈VCO频率
DIVIDE
（兆赫）
30
750
25
同
N个输出鸿沟
4
4
输出频率
（兆赫）
187.5
156.25
应用
12千兆以太网
10千兆以太网
625
C
ONFIGURATION
T
ABLE
晶振频率
（兆赫）
20
21.25
24
25.5
30
S
选举中获胜
C
RYSTALS
N个输出鸿沟
4
4
4
4
4
输出频率
（兆赫）
150
159.375
150
159.375
187.5
应用
SATA
10千兆光纤通道
SATA
10千兆光纤通道
12千兆以太网
输入
反馈VCO频率
DIVIDE
（兆赫）
30
600
30
25
25
25
637.5
60 0
637.5
750
B
LOCK
D
IAGRAM
OE
nPLL_SEL
REF_CLK
上拉
下拉
P
IN
A
SSIGNMENT
D
Q
LE
nQ1
Q1
V
CCO
OE
nPLL_SEL
V
CCO
Q0
nQ0
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
XTAL_IN
XTAL_OUT
V
EE
REF_CLK
CLK_SEL
V
CC
V
CCA
FREQ_SEL
下拉
1
1
XTAL_IN
OSC
XTAL_OUT
CLK_SEL
下拉
0
相
探测器
VCO
580MHz-750MHz
DIV 。
÷4
0
Q0
nQ0
Q1
nQ1
ICS843252-04
16引脚TSSOP
4.4毫米X 5.0毫米X 0.92毫米
包体
G封装
顶视图
0 = ÷25
（默认）
1 = ÷30
FREQ_SEL
下拉
本文提供的初步信息代表了原型或试生产的产物。所提到的特征的基础上
最初的产品特性。集成电路系统公司（ ICS）保留随时更改任何电路或规格的权利
恕不另行通知。
843252AG-04
www.icst.com/products/hiperclocks.html
REV 。一2006年1月25日
1
初步
集成
电路
系统公司
ICS843252-04
F
EMTO
C
锁
C
RYSTAL
-
TO
-
3.3V LVPECL
LOCK
G
enerator
TYPE
描述
差分时钟输出。 LVPECL接口电平。
输出电源引脚。
输出使能。高电平时，时钟输出跟随时钟输入。
当低， QX输出被强制为低电平， nQx输出被强制高。
上拉
LVCMOS / LVTTL接口电平。
锁相环和基准时钟作为输入给除法器之间进行选择。
下拉低时，选择PLL 。当高，选择的参考时钟。
LVCMOS / LVTTL接口电平。
差分时钟输出。 LVPECL接口电平。
下拉频率选择引脚。 LVCMOS / LVTTL接口电平。
模拟电源引脚。
核心供电引脚。
下拉
时钟选择输入。当低，选择CR石英晶体输入。当高，
选择REF_CLK 。 LVCMOS / LVTTL接口电平。
下拉参考时钟输入。 LVCMOS / LVTTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 6
4
名字
NQ1 ， Q1
V
CCO
OE
动力
输入
产量
5
7, 8
9
10
11
12
13
14
nPLL_SEL
Q0 ， nQ0
FREQ_SEL
V
CCA
V
CC
CLK_SEL
REF_CLK
输入
产量
输入
动力
动力
输入
输入
V
EE
动力
负电源引脚。
CR振荡器，石英晶体界面。 XTAL_IN是输入，
XTAL_OUT ，
15, 16
输入
XTAL_OUT是输出。
XTAL_IN
注意：
上拉和下拉
是指内部输入电阻。见表2 ，引脚特性的研究，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
843252AG-04
www.icst.com/products/hiperclocks.html
2
REV 。一2006年1月25日
初步
集成
电路
系统公司
ICS843252-04
F
EMTO
C
锁
C
RYSTAL
-
TO
-
3.3V LVPECL
LOCK
G
enerator
4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
贮藏温度，T
英镑
封装的热阻抗，
θ
JA
89℃ / W （ 0 LFPM ）
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
CC
V
CCA
I
CC
I
CCA
I
EE
参数
核心供电电压
模拟电源电压
电源电流
模拟电源电流
电源电流
测试条件
最低
3.135
3.135
典型
3.3
3.3
60
11
80
最大
3.465
3.465
单位
V
V
mA
mA
mA
T
ABLE
3B 。 LVCMOS / LVTTL DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
参数
输入高电压
输入低电压
REF_CLK ，
LK _S ê L，
FREQ_SEL ，
nPLL_SEL
OE
REF_CLK ，
LK _S ê L，
FREQ_SEL ，
nPLL_SEL
OE
V
CC
= V
IN
= 3.465V
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-5
-150
测试条件
最低
2
-0.3
典型
最大
V
CC
+ 0.3
0.8
150
5
单位
V
V
A
A
A
A
I
IH
输入高电流
I
IL
输入低电平电流
T
ABLE
3C 。 LVPECL DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
OH
V
OL
V
摇摆
参数
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
测试条件
最低
V
CCO
- 1.4
V
CCO
- 2.0
0.6
典型
最大
V
CCO
- 0.9
V
CCO
- 1.7
1. 0
单位
V
V
V
注1 ：输出端接50
Ω
到V
CCO
- 2V.
843252AG-04
www.icst.com/products/hiperclocks.html
3
REV 。一2006年1月25日
初步
集成
电路
系统公司
ICS843252-04
F
EMTO
C
锁
C
RYSTAL
-
TO
-
3.3V LVPECL
LOCK
G
enerator
测试条件
最低
19.33
典型
基本
30
50
7
1
兆赫
Ω
pF
mW
最大
单位
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
驱动电平
T
ABLE
5. AC - C
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
f
OUT
参数
输出频率
156.25MHz @积分范围：
1.875MHz - 20MHz的
159.375MHz @积分范围：
1.875MHz - 20MHz的
187.5MHz @积分范围：
1.875MHz - 20MHz的
20 ％至80％
测试条件
最低
145
0.39
0.38
0.38
待定
400
典型
最大
187.5
单位
兆赫
ps
ps
ps
ps
ps
%
t
JIT （ φ ）
RMS相位抖动（随机） ;
注1
t
SK （ O）
t
R
/ t
F
输出偏斜;注2 ， 3
输出上升/下降时间
ODC
输出占空比
50
注1 ：请参阅本节中的相位噪声图。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
CCO
/2.
注3 ：这些参数由特性保证。在生产中测试。
843252AG-04
www.icst.com/products/hiperclocks.html
4
REV 。一2006年1月25日
初步
集成
电路
系统公司
ICS843252-04
F
EMTO
C
锁
C
RYSTAL
-
TO
-
3.3V LVPECL
LOCK
G
enerator
P
ARAMETER
M
EASUREMENT
I
载文信息
2V
相位噪声图
LVPECL
nQx
噪声功率
V
CC,
V
CCA ，
V
CCO
Qx
范围
相位噪声面膜
V
EE
f
1
偏移频率
f
2
-1.3V ± 0.165V
RMS抖动=面积根据假面相位噪声叠加
3.3V
安输出
L
OAD
AC牛逼
美东时间
C
IRCUIT
RMS P
HASE
J
伊特尔
nQx
80%
Qx
NQY
Qy
80%
V
SW I N G -
时钟
输出
20%
t
R
t
F
20%
TSK （ O）
O
安输出
S
KEW
O
安输出
R
ISE
/F
所有
T
IME
nQ0 ， NQ1
Q0, Q1
t
PW
t
期
ODC =
t
PW
t
期
x 100%
O
安输出
D
UTY
C
YCLE
/P
ULSE
W
ID
/P
ERIOD
843252AG-04
www.icst.com/products/hiperclocks.html
5
REV 。一2006年1月25日
QQ：2880707522 复制
