集成
电路
系统公司
ICS84321
260MH
Z
, C
RYSTAL
-
TO
-3.3V
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
F
EATURES
双路3.3V的差分LVPECL输出
可选晶体振荡器接口
或LVCMOS / LVTTL TEST_CLK
输出频率范围： 103.3MHz至为260MHz
晶振输入频率范围： 14MHz至40MHz
VCO范围：了620MHz至780MHz
并行或串行接口进行编程计数器
和输出分频器
RMS周期抖动： 3PS （典型值）
RMS相位抖动为155.52MHz ，使用38.88MHz晶振
（ 12kHz至20MHz ） ： 2.5PS （典型值）
相位噪声： 155.52MHz
OFFSET
噪声功率
100Hz的.................. -84.1 dBc的/赫兹
1kHz时................ -109.8 dBc的/赫兹
10kHz的................ -126.3 dBc的/赫兹
100kHz的................ -128.7 dBc的/赫兹
3.3V电源电压
0 ° C至70 ° C的环境工作温度
无铅封装，符合RoHS标准
G
ENERAL
D
ESCRIPTION
该ICS84321是一种通用的，双输出
水晶至3.3V的差分LVPECL高频
HiPerClockS
合成器和HiPerClockS的成员
家族高性能时钟解决方案
ICS 。该ICS84321有一个可选的TEST_CLK或
晶振输入。 VCO的工作了620MHz的频率范围内
至780MHz 。 VCO频率进行编程的步骤等于
到输入参考或晶体频率的值。该VCO
和输出频率，可以通过串行编程或
并行接口的配置逻辑。
ICS
B
LOCK
D
IAGRAM
VCO_SEL
XTAL_SEL
TEST_CLK
XTAL_IN
OSC
XTAL_OUT
0
P
IN
A
SSIGNMENT
VCO_SEL
nP_LOAD
XTAL_IN
M4
M3
M2
M1
M0
32 31 30 29 28 27 26 25
1
M5
M6
M7
M8
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
TEST
V
CC
FOUT1
nFOUT1
V
CCO
FOUT0
nFOUT0
V
EE
24
23
22
XTAL_OUT
TEST_CLK
XTAL_SEL
V
CCA
S_LOAD
S-DATA
S_CLOCK
MR
PLL
相位检测器
MR
÷
M
VCO
0
1
÷
÷
÷
÷
3
4
5
6
N0
N1
nc
FOUT0
nFOUT0
FOUT1
nFOUT1
V
EE
ICS84321
21
20
19
18
17
S_LOAD
S-DATA
S_CLOCK
nP_LOAD
M0:M8
N0:N1
CON组fi guration
接口
逻辑
TEST
32引脚LQFP
采用7mm x 7mm X 1.4毫米包体
Y封装
顶视图
84321AY
www.icst.com/products/hiperclocks.html
1
REV 。 B 2005年6月9日
集成
电路
系统公司
ICS84321
260MH
Z
, C
RYSTAL
-
TO
-3.3V
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
将加电时自动出现的cific默认状态
了。在并行操作时，测试输出为低电平
输入模式。 VCO频率之间的关系，该
晶体频率和对M分频器的定义如下：
FVCO =值为fXTAL ×M的
M值和M0通过M8所需要的值
表3B所示，可编程VCO频率功能
表。有效的M值的量， PLL才能实现锁定为一个
25MHz的基准定义为25
≤
M
≤
31.频率
出的定义如下：
FOUT = FVCO =值为fXTAL ×M的
N
N
发生串行操作时nP_LOAD为高和S_LOAD
为LOW 。该移位寄存器是通过采样S-DATA装
比特与S_CLOCK的上升沿。的内容
移位寄存器被加载到M个除法器和N个输出的二
从vider时S_LOAD转换低到高。在M
鸿沟和N分频的输出值被锁存的高到
S_LOAD从高到低的跳变。如果S_LOAD是在保持高电平，数据
的S-DATA输入被直接传递到M分频器和N-
输出分频器上S_CLOCK的每个上升沿。串行
模式可以被用来编程M和N位测试位
T1和T0 。内部寄存器T0和T1确定的状态
所述测试输出如下：
T1 T0
测试输出
0
0
1
1
0
1
0
1
低
S-DATA ，移位寄存器输入
M个分频器输出
CMOS的F out
F
UNCTIONAL
D
ESCRIPTION
注：下面的功能描述描述OP-
关合作采用25MHz晶振。有效的PLL环路分频值
不同的晶体或输入频率在在 - 定义
把频率特性，表5 ，注1 。
该ICS84321拥有一个完全集成的PLL ，因此
无需外部元件设置循环频带 -
宽度。一个基本的晶体被用作输入到导通
片内振荡器。振荡器的输出被馈送到相位
探测器。 25MHz晶体提供了25MHz的相位检测器
参考频率。 PLL的压控振荡器工作在一
范围了620MHz至780MHz的。 M个除法器的输出是
也施加到相位检测器。
相位检测器和M个分频器力VCO的输出频率
昆西为M倍，通过调整基准频率
VCO控制电压。需要注意的是对于M的某些值（要么太
高或过低）时，PLL将不实现锁定。的输出
压控振荡器由分离器被发送到每个LVPECL的前缩放
输出缓冲器。除法器提供了一个50 ％的输出占空比。
该ICS84321支持2 IN-的可编程特性
把模式进行编程并购分频器和N分频器的输出。该
两个输入操作模式是并行和串行。
图1
示出了每种模式的时序图。在并行模式中，
该nP_LOAD输入最初是低。在输入M0数据
通过M8和N0和N1被直接传递到M分频器
和N输出分频器。论在低到高的跳变
nP_LOAD输入时，数据被锁存，对M分频器遗体
直到装上nP_LOAD或直到下一个从高到低的跳变
串行事件发生。其结果是， M和N位可以是
硬连线来设置对M分频器和N分频器输出到spe-
S
ERIAL
L
OADING
S_CLOCK
S-DATA
T1
T0
H
* NULL
N1
N0
M8
M7
M6
M5
M4
M3
M2
M1
M0
S_LOAD
t
S
t
nP_LOAD
t
S
P
ARALLEL
L
OADING
M0 ： M8 ， N0 ： N1
M，N
nP_LOAD
t
S_LOAD
S
t
H
时间
F
IGURE
1. P
ARALLEL
＆放大器; S
ERIAL
L
OAD
O
PERATIONS
*注意：
空时隙定时必须遵守。
84321AY
www.icst.com/products/hiperclocks.html
2
REV 。 B 2005年6月9日
集成
电路
系统公司
ICS84321
260MH
Z
, C
RYSTAL
-
TO
-3.3V
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
TYPE
输入
输入
输入
未使用
动力
产量
动力
产量
动力
产量
上拉
M分频器输入。数据锁存低到高的转变
下拉nP_LOAD输入。 LVCMOS / LVTTL接口电平。
下拉
决定输出分频值如表3C定义，
功能表。 LVCMOS / LVTTL接口电平。
无连接。
负电源引脚。
测试输出是活跃在运行的串行模式。
输出低电平驱动并联模式。
LVCMOS / LVTTL接口电平。
核心供电引脚。
差分输出的合成器。 LVPECL接口电平。
输出电源引脚。
差分输出的合成器。 LVPECL接口电平。
高电平有效复位硕士。当逻辑高电平时，内部分隔
复位造成的真实输出FOUTx变低，并且INVER泰德
输出nFOUTx变高。当逻辑低电平时，内部分隔
并输出被使能。 MR的阿瑟化不影响加载
M，N和T的值。 LVCMOS / LVTTL接口电平。
时钟在串行数据存在于S-DATA输入到移位寄存器中
上S_CLOCK的上升沿。 LVCMOS / LVTTL接口电平。
移位寄存器的串行输入。采样的上升沿数据
S_CLOCK 。 LVCMOS / LVTTL接口电平。
数据控件从移位寄存器转换成分隔。
LVCMOS / LVTTL接口电平。
模拟电源引脚。
CR石英晶体或测试输入作为PLL的参考源之间进行选择。
选择HIGH，当XTAL输入。选择TEST_CLK低的时候。
LVCMOS / LVTTL接口电平。
测试时钟输入。 LVCMOS / LVTTL接口电平。
晶体振荡器接口。 XTAL_IN是输入。
XTAL_OUT是输出。
并行加载输入。确定当数据出现在M8 ： M0是
装成M分频器，并且当数据存在于N1： N0设置
N个输出分频器值。 LVCMOS / LVTTL接口电平。
确定合成器是否处于PLL或旁路模式。
LVCMOS / LVTTL接口电平。
描述
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2, 3, 4,
28, 29,
30, 31, 32
5, 6
7
8, 16
9
10
11, 12
13
14, 15
名字
M5
M6, M7, M8,
M0, M1,
M2, M3, M4
N0, N1
nc
V
EE
TEST
V
CC
FOUT1 ， nFOUT1
V
CCO
FOUT0 ， nFOUT0
17
MR
输入
下拉
18
19
20
21
22
23
24,
25
26
27
S_CLOCK
S-DATA
S_LOAD
V
CCA
XTAL_SEL
TEST_CLK
XTAL_OUT ，
XTAL_IN
nP_LOAD
VCO_SEL
输入
输入
输入
动力
输入
输入
输入
输入
输入
下拉
下拉
下拉
上拉
下拉
下拉
上拉
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
84321AY
www.icst.com/products/hiperclocks.html
3
REV 。 B 2005年6月9日
集成
电路
系统公司
ICS84321
260MH
Z
, C
RYSTAL
-
TO
-3.3V
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
T
ABLE
3A 。 P
ARALLEL
和
S
ERIAL
M
ODE
F
油膏
T
ABLE
输入
条件
S_CLOCK
X
X
X
↑
L
L
X
↑
S-DATA
X
X
X
数据
数据
数据
X
数据
复位。强制输出低电平。
上直接传递到M M和N个输入数据
分频器和N分频器的输出。测试输出被拉低。
数据被锁存到输入寄存器和保持加载
到明年LOW过渡，或者直到一个串口事件发生。
串行输入模式。移位寄存器装入数据
S-DATA上S_CLOCK的每个上升沿。
移位寄存器的内容被传递到
M分频器和N分频器的输出。
M分频器和N分频器的输出值被锁存。
并行或串行输入不影响移位寄存器。
S-DATA直接传递到M分频器，它的时钟频率。
X
X
L
L
↑
↓
L
H
MR
H
L
L
L
L
L
L
L
nP_LOAD
X
L
↑
H
H
H
H
H
M
X
数据
数据
X
X
X
X
X
N
X
数据
数据
X
X
X
X
X
S_LOAD
注：L =低
H = HIGH
X =不关心
↑
=上升沿转变
↓
=下降沿
T
ABLE
3B 。 P
ROGRAMMABLE
VCO F
Characteristic低频
F
油膏
T
ABLE
VCO频率
（兆赫）
625
650
675
M鸿沟
25
26
27
256
M8
0
0
0
128
M7
0
0
0
64
M6
0
0
0
32
M5
0
0
0
16
M4
1
1
1
8
M3
1
1
1
4
M2
0
0
0
2
M1
0
1
1
1
M0
1
0
1
1
775
31
0
0
0
0
1
1
1
1
注1 ：这M个分频值，并由此产生频率对应于晶体或TEST_CLK输入频率
对25MHz的。
84321AY
www.icst.com/products/hiperclocks.html
4
REV 。 B 2005年6月9日
集成
电路
系统公司
ICS84321
260MH
Z
, C
RYSTAL
-
TO
-3.3V
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
输出频率（ MHz）的
最低
206.7
155
124
103.3
最大
260
195
15 6
13 0
T
ABLE
3C 。 P
ROGRAMMABLE
O
安输出
D
IVIDER
F
油膏
T
ABLE
输入
N1
0
0
1
1
N0
0
1
0
1
N分频器值
3
4
5
6
T
ABLE
3D 。
OMMONLY
U
中美战略经济对话
C
ONFIGURATION
F
油膏
T
ABLE
输入
水晶（兆赫）
19.44
19.53125
25
25
25.50
25.50
25.50
38.88
M分频器值
32
32
25
25
25
25
25
16
N分频器值
4
4
4
5
3
4
6
4
输出频率（ MHz）的
155.52
156.25
156.25
125
212.50
159.375
106.25
155.52
84321AY
www.icst.com/products/hiperclocks.html
5
REV 。 B 2005年6月9日
QQ：2880707522 复制
