初步
集成
电路
系统公司
ICS843204I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
3.3V LVPECL F
Characteristic低频
S
YNTHESIZER
F
EATURES
四个3.3V LVPECL输出
可选的晶体振荡器接口
或LVCMOS / LVTTL单端输入
支持下列输出频率： 155.52MHz
和156.25MHz
VCO范围：为560MHz - 680MHz的
RMS相位抖动@ 155.52MHz ，使用19.44MHz晶振
（ 12kHz的 - 13MHz的） ： 0.86ps （典型值）
RMS相位抖动@ 156.25MHz ，使用19.44MHz晶振
（ 1.875MHz - 20MHz的） ： 0.52ps （典型值）
全3.3V供电模式
-40 ° C至85°C的工作环境温度
提供标准和无铅RoHS
兼容封装
G
ENERAL
D
ESCRIPTION
该ICS843204I是4输出LVPECL
合成器优化生成的千兆
HiPerClockS
以太网和SONET参考时钟频率
下以及是HiPerClocks的成员
TM
家族高性能时钟解决方案
ICS 。使用19.44MHz和25MHz的， 18pF之并联谐振
水晶， 155.52MHz和156.25MHz频率可
产生的。该ICS843204I使用ICS “ FemtoClock
TM
低
VCO的相位噪声的技术，并且可以实现1ps的或低
典型RMS相位抖动。该ICS843204I封装在一个
48引脚TSSOP封装。
IC
S
B
LOCK
D
IAGRAM
PLL_BYPASS_A
IN_SELA
CLK0
XTAL_IN0
25MHz
SELA0
OEA0
P
IN
A
SSIGNMENT
nQA1
QA1
nQA0
QA0
nc
V
CCO
_
A
SELA1
SELA0
PLL_BYPASS_A
nc
nc
nc
nc
XTAL_IN1
XTAL_OUT1
CLK1
in_sel_b
PLL_BYPASS_B
V
CCO
_
B
nc
QB0
nQB0
QB1
nQB1
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
in_sel_a
CLK0
XTAL_IN0
XTAL_OUT0
nc
V
EE
OEA0
OEA1
V
CC
V
CCA
nc
nc
SELB0
V
EE
OEB0
OEB1
V
CC
SELB1
V
CCA
nc
nc
nc
nc
nc
OSC
XTAL_OUT0
PLL
÷4
156.25MHz
0
1
SELA1
OEA1
QA0
nQA0
625MHz
0
1
PLL_BYPASS_B
IN_SELB
CLK1
19.44MHz
QA1
nQA1
SELB0
OEB0
XTAL_IN1
0
QB0
nQB0
OSC
XTAL_OUT1
PLL
622.08MHz
÷4
155.52MHz
1
SELB1
OEB1
ICS843204I
QB1
nQB1
0
1
48引脚TSSOP
6.1毫米X 12.5毫米X 0.93毫米
包体
G封装
顶视图
本文提供的初步信息代表了原型或试生产的产物。所提到的特征的基础上
最初的产品特性。集成电路系统公司（ ICS）保留随时更改任何电路或规格的权利
恕不另行通知。
843204AGI
www.icst.com/products/hiperclocks.html
REV 。一2006年1月6日
1
初步
集成
电路
系统公司
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 4
5, 10, 11, 12,
13, 20, 25, 26,
27, 28, 29, 37,
38, 44
6
7
名字
nQA1 ， QA1
nQA0 ， QA0
nc
V
CCO_A
SELA1
TYPE
产量
产量
未使用
动力
输入
描述
ICS843204I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
3.3V LVPECL F
Characteristic低频
S
YNTHESIZER
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
无连接。
输出电源引脚银行A输出。
选择引脚。当HIGH ，选择QA1 / nQA1在155.52MHz 。
下拉低电平时，选择QA1 / nQA1为156.25MHz 。
LVCMOS / LVTTL接口电平。
选择引脚。当HIGH ，选择QA0 / nQA0在155.52MHz 。
下拉低电平时，选择QA1 / nQA1为156.25MHz 。
LVCMOS / LVTTL接口电平。
上拉
低时， PLL被旁路。高电平时， PLL输出有效。
并联谐振晶体界面。 XTAL_OUT1是输出，
XTAL_IN1是输入。
下拉LVCMOS / LVTTL时钟输入。
差分输出对。 LVPECL接口电平。
选择引脚。当HIGH ，选择XTAL1输入。当低，
选择CLK1输入。 LVCMOS / LVTTL接口电平。
低时， PLL被旁路。高电平时， PLL输出有效。
输出电源引脚银行B输出。
差分输出对。 LVPECL接口电平。
选择引脚。当HIGH ，选择QB1 / nQB1在155.52MHz 。
当低，选择QB1 / nQB1在156.25MHz 。
LVCMOS / LVTTL接口电平。
模拟电源引脚。
8
9
14, 15
16, 47
21, 22
17
18
19
23, 24
31
30, 39
32, 40
SELA0
PLL_BYPASS_A
XTAL_IN1,
XTAL_OUT1
CLK0，CLK1
QB0 ， nQB0
in_sel_b
PLL_BYPASS_B
V
CCO_B
QB1 ， nQB1
SELB1
V
CCA
V
CC
输入
输入
输入
输入
OUPUT
输入
输入
动力
OUPUT
输入
动力
动力
上拉
上拉
上拉
核心供电引脚。
输出使能引脚。 QB1 / nQB1输出使能。
33
OEB1
输入
上拉
LVCMOS / LVTTL接口电平。
输出使能引脚。 QB0 / nQB0输出功能。
34
OEB0
输入
上拉
LVCMOS / LVTTL接口电平。
动力
负电源引脚。
35, 43
V
EE
选择引脚。当HIGH ，选择QB0 / nQB0在155.52MHz 。
当低，选择QB0 / nQB0在156.25MHz 。
36
SELB0
输入
上拉
LVCMOS / LVTTL接口电平。
输出使能引脚。 QA1 / nQA1 outpus启用。
41
OEA1
输入
上拉
LVCMOS / LVTTL接口电平。
输出使能引脚。 QA0 / nQA0输出功能。
42
OEA0
输入
上拉
LVCMOS / LVTTL接口电平。
XTAL_OUT0,
并联谐振晶体界面。 XTAL_OUT0是输出，
45, 46
输入
XTAL_IN0是输入。
XTAL_IN0
选择引脚。当HIGH ，选择XTAL0投入。当低，
48
in_sel_a
输入
上拉
选择CLK0输入。 LVCMOS / LVTTL接口电平。
注意：
上拉和下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
下拉
R
上拉
843204AGI
参数
输入电容
输入下拉电阻
输入上拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
www.icst.com/products/hiperclocks.html
2
REV 。一2006年1月6日
初步
集成
电路
系统公司
ICS843204I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
3.3V LVPECL F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
58.3 ℃/ W（ 0 LFPM ）
贮藏温度，T
英镑
-65 ℃150 ℃的
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCA
= V
CCO_A
= V
CCO_B
= 3.3V ±10 ％ ， TA = -40°C
TO
85°C
符号
V
CC
V
CCA
V
CCO_A ，
V
CCO_B
I
EE
I
CC
I
CCA
I
CCO_A ，
I
CCO_B
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
核心供电电流
模拟电源电流
输出电源电流
测试条件
最低
2.97
2.97
2.97
典型
3.3
3.3
3.3
125
92
14
16
最大
3.63
3.63
3.63
单位
V
V
V
mA
mA
mA
mA
T
ABLE
3B 。 LVCMOS / LVTTL DC
极特
,
V
CC
= V
CCA
= V
CCO_A
= V
CCO_B
= 3.3V ±10 ％ ， TA = -40°C
TO
85°C
符号
V
IH
V
IL
参数
输入高电压
输入
低电压
CLK0 ， CLK1 ，
SELA0 ， SELA1
I
IH
输入
HIGH CURRENT
PLL_BYPASS_A ，
PLL_BYPASS_B ，
IN_SEL_A ， IN_SEL_B ，
SELB1 ， SELB0 ， OEB0 ，
OEB1 ， OEA0 ， OEA1
CLK0 ， CLK1 ，
SELA0 ， SELA1
I
IL
输入
低电流
PLL_BYPASS_A ，
PLL_BYPASS_B ，
IN_SEL_A ， IN_SEL_B ，
SELB1 ， SELB0 ， OEB0 ，
OEB1 ， OEA0 ， OEA1
测试条件
最小典型
2
-0.3
V
CC
= V
IN
= 3.63V
最大
V
CC
+ 0.3
0.8
150
单位
V
V
A
V
CC
= V
IN
= 3.63V
5
A
V
CC
= 3.63V, V
IN
= 0V
-5
A
V
CC
= 3.63V, V
IN
= 0V
-150
A
843204AGI
www.icst.com/products/hiperclocks.html
3
REV 。一2006年1月6日
初步
集成
电路
系统公司
ICS843204I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
3.3V LVPECL F
Characteristic低频
S
YNTHESIZER
测试条件
最低
V
CCO
- 1.4
V
CCO
- 2.0
0.6
典型
最大
V
CCO
- 0.9
V
CCO
- 1.7
1.0
单位
V
V
V
T
ABLE
3C 。 LVPECL DC
极特
,
V
CC
= V
CCA
= V
CCO_A
= V
CCO_B
= 3.3V ±10 ％ ， TA = -40°C
TO
85°C
符号
V
OH
V
OL
V
摇摆
参数
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
注1 ：输出端接50
Ω
到V
CCO
- 2V.
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
驱动电平
注：使用一个18pF之并联谐振CR石英晶体特点。
19.44
测试条件
最低
典型
最大
25
50
7
1
单位
兆赫
Ω
pF
mW
基本
T
ABLE
5. AC - C
极特
,
V
CC
= V
CCA
= V
CCO_A
= V
CCO_B
= 3.3V ±10 ％ ， TA = -40°C
TO
85°C
符号
f
OUT
t
SK （ O）
t
JIT （ φ ）
t
R
/ t
F
参数
输出频率
输出偏斜;注： 1 ， 2
RMS相位抖动（随机） ;
注3
输出上升/下降时间
155.52MHz ， （ 12kHz的 - 1.3MHz ）
156.25MHz ， （ 1.875MHz - 为20MHz ）
20 ％至80％
测试条件
SELB0 = 1; OEB0 = 1
SELA0 = 0; OEA0 = 1
最低
典型
155.52
156.25
待定
0.86
0.52
475
最大
单位
兆赫
兆赫
ps
ps
ps
ps
%
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
CCO
/2.
注2 ：此参数定义符合JEDEC标准65 。
注3 ：见相位噪声图。
843204AGI
www.icst.com/products/hiperclocks.html
4
REV 。一2006年1月6日
初步
集成
电路
系统公司
ICS843204I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
3.3V LVPECL F
Characteristic低频
S
YNTHESIZER
P
ARAMETER
M
EASUREMENT
I
载文信息
2V
V
CC
,
V
CCA
, V
CCO_x
Qx
范围
nQx
Qx
NQY
LVPECL
nQx
Qy
TSK （ O）
V
EE
-1.3V ± 0.33V
3.3V
矿
/3.3V
安输出
L
OAD
AC牛逼
美东时间
C
IRCUIT
O
安输出
S
KEW
相位噪声图
噪声功率
相位噪声面膜
80%
时钟
输出
80%
V
SW I N G -
20%
t
R
t
F
20%
f
1
偏移频率
f
2
RMS抖动=面积根据假面相位噪声叠加
RMS P
HASE
J
伊特尔
O
安输出
R
ISE
/F
所有
T
IME
nQA0 ， nQA1
nQB0 ， nQB1
QA0 ， QA1
QB0 ， QB1
t
PW
t
期
ODC =
t
PW
t
期
x 100%
O
安输出
D
UTY
C
YCLE
/P
ULSE
W
ID
/P
ERIOD
843204AGI
www.icst.com/products/hiperclocks.html
5
REV 。一2006年1月6日
初步
集成
电路
系统公司
ICS843204I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
3.3V LVPECL F
Characteristic低频
S
YNTHESIZER
F
EATURES
四个3.3V LVPECL输出
可选的晶体振荡器接口
或LVCMOS / LVTTL单端输入
支持下列输出频率： 155.52MHz
和156.25MHz
VCO范围：为560MHz - 680MHz的
RMS相位抖动@ 155.52MHz ，使用19.44MHz晶振
（ 12kHz的 - 13MHz的） ： 0.86ps （典型值）
RMS相位抖动@ 156.25MHz ，使用19.44MHz晶振
（ 1.875MHz - 20MHz的） ： 0.52ps （典型值）
全3.3V供电模式
-40 ° C至85°C的工作环境温度
提供标准和无铅RoHS
兼容封装
G
ENERAL
D
ESCRIPTION
该ICS843204I是4输出LVPECL
合成器优化生成的千兆
HiPerClockS
以太网和SONET参考时钟频率
下以及是HiPerClocks的成员
TM
家族高性能时钟解决方案
ICS 。使用19.44MHz和25MHz的， 18pF之并联谐振
水晶， 155.52MHz和156.25MHz频率可
产生的。该ICS843204I使用ICS “ FemtoClock
TM
低
VCO的相位噪声的技术，并且可以实现1ps的或低
典型RMS相位抖动。该ICS843204I封装在一个
48引脚TSSOP封装。
IC
S
B
LOCK
D
IAGRAM
PLL_BYPASS_A
IN_SELA
CLK0
XTAL_IN0
25MHz
SELA0
OEA0
P
IN
A
SSIGNMENT
nQA1
QA1
nQA0
QA0
nc
V
CCO
_
A
SELA1
SELA0
PLL_BYPASS_A
nc
nc
nc
nc
XTAL_IN1
XTAL_OUT1
CLK1
in_sel_b
PLL_BYPASS_B
V
CCO
_
B
nc
QB0
nQB0
QB1
nQB1
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
in_sel_a
CLK0
XTAL_IN0
XTAL_OUT0
nc
V
EE
OEA0
OEA1
V
CC
V
CCA
nc
nc
SELB0
V
EE
OEB0
OEB1
V
CC
SELB1
V
CCA
nc
nc
nc
nc
nc
OSC
XTAL_OUT0
PLL
÷4
156.25MHz
0
1
SELA1
OEA1
QA0
nQA0
625MHz
0
1
PLL_BYPASS_B
IN_SELB
CLK1
19.44MHz
QA1
nQA1
SELB0
OEB0
XTAL_IN1
0
QB0
nQB0
OSC
XTAL_OUT1
PLL
622.08MHz
÷4
155.52MHz
1
SELB1
OEB1
ICS843204I
QB1
nQB1
0
1
48引脚TSSOP
6.1毫米X 12.5毫米X 0.93毫米
包体
G封装
顶视图
本文提供的初步信息代表了原型或试生产的产物。所提到的特征的基础上
最初的产品特性。集成电路系统公司（ ICS）保留随时更改任何电路或规格的权利
恕不另行通知。
843204AGI
www.icst.com/products/hiperclocks.html
REV 。一2006年1月6日
1
初步
集成
电路
系统公司
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 4
5, 10, 11, 12,
13, 20, 25, 26,
27, 28, 29, 37,
38, 44
6
7
名字
nQA1 ， QA1
nQA0 ， QA0
nc
V
CCO_A
SELA1
TYPE
产量
产量
未使用
动力
输入
描述
ICS843204I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
3.3V LVPECL F
Characteristic低频
S
YNTHESIZER
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
无连接。
输出电源引脚银行A输出。
选择引脚。当HIGH ，选择QA1 / nQA1在155.52MHz 。
下拉低电平时，选择QA1 / nQA1为156.25MHz 。
LVCMOS / LVTTL接口电平。
选择引脚。当HIGH ，选择QA0 / nQA0在155.52MHz 。
下拉低电平时，选择QA1 / nQA1为156.25MHz 。
LVCMOS / LVTTL接口电平。
上拉
低时， PLL被旁路。高电平时， PLL输出有效。
并联谐振晶体界面。 XTAL_OUT1是输出，
XTAL_IN1是输入。
下拉LVCMOS / LVTTL时钟输入。
差分输出对。 LVPECL接口电平。
选择引脚。当HIGH ，选择XTAL1输入。当低，
选择CLK1输入。 LVCMOS / LVTTL接口电平。
低时， PLL被旁路。高电平时， PLL输出有效。
输出电源引脚银行B输出。
差分输出对。 LVPECL接口电平。
选择引脚。当HIGH ，选择QB1 / nQB1在155.52MHz 。
当低，选择QB1 / nQB1在156.25MHz 。
LVCMOS / LVTTL接口电平。
模拟电源引脚。
8
9
14, 15
16, 47
21, 22
17
18
19
23, 24
31
30, 39
32, 40
SELA0
PLL_BYPASS_A
XTAL_IN1,
XTAL_OUT1
CLK0，CLK1
QB0 ， nQB0
in_sel_b
PLL_BYPASS_B
V
CCO_B
QB1 ， nQB1
SELB1
V
CCA
V
CC
输入
输入
输入
输入
OUPUT
输入
输入
动力
OUPUT
输入
动力
动力
上拉
上拉
上拉
核心供电引脚。
输出使能引脚。 QB1 / nQB1输出使能。
33
OEB1
输入
上拉
LVCMOS / LVTTL接口电平。
输出使能引脚。 QB0 / nQB0输出功能。
34
OEB0
输入
上拉
LVCMOS / LVTTL接口电平。
动力
负电源引脚。
35, 43
V
EE
选择引脚。当HIGH ，选择QB0 / nQB0在155.52MHz 。
当低，选择QB0 / nQB0在156.25MHz 。
36
SELB0
输入
上拉
LVCMOS / LVTTL接口电平。
输出使能引脚。 QA1 / nQA1 outpus启用。
41
OEA1
输入
上拉
LVCMOS / LVTTL接口电平。
输出使能引脚。 QA0 / nQA0输出功能。
42
OEA0
输入
上拉
LVCMOS / LVTTL接口电平。
XTAL_OUT0,
并联谐振晶体界面。 XTAL_OUT0是输出，
45, 46
输入
XTAL_IN0是输入。
XTAL_IN0
选择引脚。当HIGH ，选择XTAL0投入。当低，
48
in_sel_a
输入
上拉
选择CLK0输入。 LVCMOS / LVTTL接口电平。
注意：
上拉和下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
下拉
R
上拉
843204AGI
参数
输入电容
输入下拉电阻
输入上拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
www.icst.com/products/hiperclocks.html
2
REV 。一2006年1月6日
初步
集成
电路
系统公司
ICS843204I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
3.3V LVPECL F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
58.3 ℃/ W（ 0 LFPM ）
贮藏温度，T
英镑
-65 ℃150 ℃的
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCA
= V
CCO_A
= V
CCO_B
= 3.3V ±10 ％ ， TA = -40°C
TO
85°C
符号
V
CC
V
CCA
V
CCO_A ，
V
CCO_B
I
EE
I
CC
I
CCA
I
CCO_A ，
I
CCO_B
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
核心供电电流
模拟电源电流
输出电源电流
测试条件
最低
2.97
2.97
2.97
典型
3.3
3.3
3.3
125
92
14
16
最大
3.63
3.63
3.63
单位
V
V
V
mA
mA
mA
mA
T
ABLE
3B 。 LVCMOS / LVTTL DC
极特
,
V
CC
= V
CCA
= V
CCO_A
= V
CCO_B
= 3.3V ±10 ％ ， TA = -40°C
TO
85°C
符号
V
IH
V
IL
参数
输入高电压
输入
低电压
CLK0 ， CLK1 ，
SELA0 ， SELA1
I
IH
输入
HIGH CURRENT
PLL_BYPASS_A ，
PLL_BYPASS_B ，
IN_SEL_A ， IN_SEL_B ，
SELB1 ， SELB0 ， OEB0 ，
OEB1 ， OEA0 ， OEA1
CLK0 ， CLK1 ，
SELA0 ， SELA1
I
IL
输入
低电流
PLL_BYPASS_A ，
PLL_BYPASS_B ，
IN_SEL_A ， IN_SEL_B ，
SELB1 ， SELB0 ， OEB0 ，
OEB1 ， OEA0 ， OEA1
测试条件
最小典型
2
-0.3
V
CC
= V
IN
= 3.63V
最大
V
CC
+ 0.3
0.8
150
单位
V
V
A
V
CC
= V
IN
= 3.63V
5
A
V
CC
= 3.63V, V
IN
= 0V
-5
A
V
CC
= 3.63V, V
IN
= 0V
-150
A
843204AGI
www.icst.com/products/hiperclocks.html
3
REV 。一2006年1月6日
初步
集成
电路
系统公司
ICS843204I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
3.3V LVPECL F
Characteristic低频
S
YNTHESIZER
测试条件
最低
V
CCO
- 1.4
V
CCO
- 2.0
0.6
典型
最大
V
CCO
- 0.9
V
CCO
- 1.7
1.0
单位
V
V
V
T
ABLE
3C 。 LVPECL DC
极特
,
V
CC
= V
CCA
= V
CCO_A
= V
CCO_B
= 3.3V ±10 ％ ， TA = -40°C
TO
85°C
符号
V
OH
V
OL
V
摇摆
参数
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
注1 ：输出端接50
Ω
到V
CCO
- 2V.
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
驱动电平
注：使用一个18pF之并联谐振CR石英晶体特点。
19.44
测试条件
最低
典型
最大
25
50
7
1
单位
兆赫
Ω
pF
mW
基本
T
ABLE
5. AC - C
极特
,
V
CC
= V
CCA
= V
CCO_A
= V
CCO_B
= 3.3V ±10 ％ ， TA = -40°C
TO
85°C
符号
f
OUT
t
SK （ O）
t
JIT （ φ ）
t
R
/ t
F
参数
输出频率
输出偏斜;注： 1 ， 2
RMS相位抖动（随机） ;
注3
输出上升/下降时间
155.52MHz ， （ 12kHz的 - 1.3MHz ）
156.25MHz ， （ 1.875MHz - 为20MHz ）
20 ％至80％
测试条件
SELB0 = 1; OEB0 = 1
SELA0 = 0; OEA0 = 1
最低
典型
155.52
156.25
待定
0.86
0.52
475
最大
单位
兆赫
兆赫
ps
ps
ps
ps
%
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
CCO
/2.
注2 ：此参数定义符合JEDEC标准65 。
注3 ：见相位噪声图。
843204AGI
www.icst.com/products/hiperclocks.html
4
REV 。一2006年1月6日
初步
集成
电路
系统公司
ICS843204I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
3.3V LVPECL F
Characteristic低频
S
YNTHESIZER
P
ARAMETER
M
EASUREMENT
I
载文信息
2V
V
CC
,
V
CCA
, V
CCO_x
Qx
范围
nQx
Qx
NQY
LVPECL
nQx
Qy
TSK （ O）
V
EE
-1.3V ± 0.33V
3.3V
矿
/3.3V
安输出
L
OAD
AC牛逼
美东时间
C
IRCUIT
O
安输出
S
KEW
相位噪声图
噪声功率
相位噪声面膜
80%
时钟
输出
80%
V
SW I N G -
20%
t
R
t
F
20%
f
1
偏移频率
f
2
RMS抖动=面积根据假面相位噪声叠加
RMS P
HASE
J
伊特尔
O
安输出
R
ISE
/F
所有
T
IME
nQA0 ， nQA1
nQB0 ， nQB1
QA0 ， QA1
QB0 ， QB1
t
PW
t
期
ODC =
t
PW
t
期
x 100%
O
安输出
D
UTY
C
YCLE
/P
ULSE
W
ID
/P
ERIOD
843204AGI
www.icst.com/products/hiperclocks.html
5
REV 。一2006年1月6日
QQ：2881677436 复制
