初步
集成
电路
系统公司
ICS84314-02
700MH
Z
, C
RYSTAL
-
TO
-3.3V / 2.5V LVPECL
F
Characteristic低频
S
YNTHESIZER W
/F
ANOUT
B
UFFER
F
EATURES
完全集成的PLL
四个差分3.3V或2.5V的LVPECL输出
可选晶体振荡器接口
或LVCMOS / LVTTL输入TEST_CLK
输出频率范围： 31.25MHz到700MHz的
VCO范围： 250MHz的700MHz的到
支持扩频时钟（ SSC ）
并行接口进行编程计数器
并在上电期间输出分频器
串行3线接口
周期到周期抖动： 20ps的（典型值）
输出偏斜：待定
输出占空比：待定
全3.3V或3.3V混合核心， 2.5V输出工作电源
0 ° C至85°C的工作环境温度
可在标准和无铅符合RoHS投诉
套餐
XTAL_OUT
G
ENERAL
D
ESCRIPTION
该ICS84314-02是一个通用的四
输出的频率合成器和一个构件
HiPerClockS
在HiPerClockS 系列高性能的
从ICS时钟解决方案。当设备使用
并行加载，这M位是可编程的，并且
2从而提供输出分频器硬连线的鸿沟
频率范围为125MHz到350MHz的的。在串行编程
鸣模式，M个位是可编程的，并且该输出
分频器可针对鸿沟设置1 ， 2 ， 4或8分频，
提供31.25MHz的频率范围达到700MHz 。
此外，该设备支持扩频时钟
（ SSC）中用于最小化电磁干扰（EMI ） 。该
低周期间抖动和的宽的频率范围内
ICS84314-02使其成为理想的时钟发生器，适用于各种
苛刻的应用需要高性能。
IC
S
B
LOCK
D
IAGRAM
VCO_SEL
P
IN
A
SSIGNMENT
M3
M2
M1
M0
32 31 30 29 28 27 26 25
M4
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
VCO_SEL
nP_LOAD
XTAL_IN
24
23
XTAL_SEL
TEST_CLK
XTAL_IN
OSC
XTAL_OUT
÷
16
1
0
TEST_CLK
XTAL_SEL
V
CCA
S_LOAD
S-DATA
S_CLOCK
MR
V
CCO
M5
M6
M7
M8
V
EE
V
CC
V
CCO
ICS84314-02
32引脚LQFP
采用7mm x 7mm X 1.4毫米
包体
Y封装
顶视图
22
21
20
19
18
17
PLL
相位检测器
MR
VCO
0
1
÷
M
÷2
输出分频器
÷1
串行模式
÷2
并行/串行模式
（上电默认）
÷4
串行模式
÷8
串行模式
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
S_LOAD
S-DATA
S_CLOCK
nP_LOAD
M0:M8
CON组fi guration
接口
逻辑
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
84314AY-02
www.icst.com/products/hiperclocks.html
1
REV 。 B 2005年11月17日
初步
集成
电路
系统公司
ICS84314-02
700MH
Z
, C
RYSTAL
-
TO
-3.3V / 2.5V LVPECL
F
Characteristic低频
S
YNTHESIZER W
/F
ANOUT
B
UFFER
nP_LOAD输入最初为低电平。通过对输入M0数据
M8被直接传递到M分频器。在低到高的转录
该nP_LOAD输入的习得，数据被锁存，对M分频器
保持加载，直到上nP_LOAD或直到下一个从高到低的跳变
串行事件发生。其结果是，这M位可以被硬连线到
设置M个分给一个特定的默认状态下，可自动将
发生在上电期间。在并行模式下， N个输出分频器
设置为2。在串行模式中， N个输出分频器可以设置为任
÷1, ÷2, ÷4
or
÷8.
VCO频率之间的关系，
晶体的频率和对M分频器的定义如下：
值为fXTAL X 2M
FVCO =
16
M值和M 0的通M8的所需的值示
在表3B中，可编程的VCO频率函数表。有效
M值为其PLL将实现锁定为16MHz的为参考
EnCE的定义为125
≤
M
≤
350.频出
被定义如下： f out中= FVCO ×1 =值为fXTAL x 2米×1
N 16
N
发生串行操作时nP_LOAD为高和S_LOAD
为LOW 。该移位寄存器是通过采样S-DATA的比特加载
与S_CLOCK的上升沿。移位寄存器中的内容
器加载到M个分频器和N个输出分频器时
S_LOAD转变，从低到高。在M鸿沟和N输出
放鸿沟值锁存高至低跳变
S_LOAD 。如果S_LOAD被拉高，在S-DATA输入数据
直接传递到M分频器和N分频器输出的每个
上升S_CLOCK的边缘。
F
UNCTIONAL
D
ESCRIPTION
注意：下面的功能描述描述
操作使用16MHz的晶振。有效的PLL环路分
对于不同的晶体或输入频率值被定义
在输入频率特性，表5 ，注： 1 。
该ICS84314-02具有完全集成的PLL和there-
前无需外部元件设置循环
带宽。并联谐振，基频晶体使用
作为输入到芯片上的振荡器。所述骨质的输出
振荡器被由16相位检测器之前，分割。有
16MHz晶振，这提供了一个1MHz的参考频率。
PLL的压控振荡器工作在到的范围内的250MHz的
700MHz的。 M个除法器的输出也被施加到
相位检测器。
相位检测器和M个分频器迫使VCO输出
频率为2M倍AD-参考频率
justing VCO控制电压。请注意，对于某些值
的M（过高或过低）时，PLL将无法实现
锁定。 VCO的输出由除法器之前缩放
被发送给每个LVPECL的输出缓冲器。分频器
提供了50 ％的输出占空比。
的ICS84314-02支持可编程特性
两种输入方式编程并购分。两个输入
操作模式是并行和串行。
图1
节目
对于每个模式的时序图。在并行模式下，在
S_CLOCK
S
ERIAL
L
OADING
S-DATA
S_LOAD
* NULL NULL *
SSC0
**N1
t
S
** N0 M8
M7
M6
M5
M4
M3
M2
M1
M0
t
H
nP_LOAD
t
S
P
ARALLEL
L
OADING
M0:M8
M，N
nP_LOAD
t
S
t
H
S_LOAD
时间
T
ABLE
1A 。 N 2 O
安输出
D
IVIDER
N1逻辑值
0
0
1
1
84314AY-02
F
IGURE
1. P
ARALLEL
＆放大器; S
ERIAL
L
OAD
O
PERATIONS
F
油膏
T
ABLE
(S
ERIAL
L
OAD
)
T
ABLE
1B 。 SSC F
油膏
T
ABLE
N个输出鸿沟
÷1
÷
2 （上电默认）
÷4
÷8
www.icst.com/products/hiperclocks.html
2
N0值逻辑
0
1
0
1
SSC0
0
1
SSC国家
关（上电默认）
待定
*注意：
空时隙定时必须遵守。
**注意：
的“N” ，只能通过串行加载来控制。
REV 。 B 2005年11月17日
初步
集成
电路
系统公司
ICS84314-02
700MH
Z
, C
RYSTAL
-
TO
-3.3V / 2.5V LVPECL
F
Characteristic低频
S
YNTHESIZER W
/F
ANOUT
B
UFFER
TYPE
输入
输入
动力
动力
动力
产量
产量
产量
产量
描述
T
ABLE
2. P
IN
D
ESCRIPTIONS
数
1, 2, 5
29, 30, 31
3, 4, 32
6
7
8, 17
9, 10
11, 12
13, 14
15, 16
名字
M4, M5, M8,
M0, M1, M2
M6, M7, M3
V
EE
V
CC
V
CCO
Q0 ， nQ0
Q1 ， NQ1
Q2 ， NQ2
Q3 ， nQ3
下拉M分频器输入。数据锁存低到高的转变
的nP_LOAD输入。 LVCMOS / LVTTL接口电平。
上拉
负电源引脚。
核心供电引脚。
输出电源引脚。
差分输出的合成器。 LVPECL接口电平。
差分输出的合成器。 LVPECL接口电平。
差分输出的合成器。 LVPECL接口电平。
差分输出的合成器。 LVPECL接口电平。
高电平有效复位硕士。当逻辑高电平时，内部分隔
复位造成真正的输出QX走低， INVER特德
18
MR
输入下拉输出nQx变高。当逻辑低电平时，内部隔板和
的输出被使能。 MR的阿瑟化不影响加载
M值。 LVCMOS / LVTTL接口电平。
时钟在串行数据存在于S-DATA输入到移位寄存器中
19
S_CLOCK
输入下拉
上S_CLOCK的上升沿。 LVCMOS / LVTTL接口电平。
移位寄存器的串行输入。取样的上升沿数据
20
S-DATA
输入下拉
的S_CLOCK 。 LVCMOS / LVTTL接口电平。
数据控件从移位寄存器转换成分隔。
21
S_LOAD
输入下拉
LVCMOS / LVTTL接口电平。
动力
模拟电源引脚。
22
V
CCA
晶体振荡器或测试时钟作为PLL的之间进行选择
引用来源。选择HIGH，当XTAL输入。选择
23
XTAL_SEL
输入
上拉
TEST_CLK时低。 LVCMOS / LVTTL接口电平。
24
TEST_CLK
输入下拉测试时钟输入。 LVCMOS / LVTTL接口电平。
晶体振荡器接口。 XTAL_IN是输入。
XTAL_IN ，
2 5, 2 6
输入
XTAL_OUT是输出。
XTAL_OUT
并行加载输入。确定当数据出现在M8 ： M0
27
nP_LOAD
输入下拉
被加载到M个分频器。 LVCMOS / LVTTL接口电平。
确定合成器是否处于PLL或旁路模式。
28
VCO_SEL
输入
上拉
LVCMOS / LVTTL接口电平。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
3. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
84314AY-02
www.icst.com/products/hiperclocks.html
3
REV 。 B 2005年11月17日
初步
集成
电路
系统公司
ICS84314-02
700MH
Z
, C
RYSTAL
-
TO
-3.3V / 2.5V LVPECL
F
Characteristic低频
S
YNTHESIZER W
/F
ANOUT
B
UFFER
T
ABLE
4A 。 P
ARALLEL
和
S
ERIAL
M
ODE
F
油膏
T
ABLE
输入
条件
S_CLOCK
X
X
X
↑
L
L
X
↑
S-DATA
X
X
X
数据
数据
数据
X
数据
复位。强制输出低电平。
上直接传递到M分频器M个输入数据。
数据被锁存到输入寄存器和保持加载
到明年LOW过渡，或者直到一个串口事件发生。
串行输入模式。移位寄存器装入数据
S-DATA上S_CLOCK的每个上升沿。
移位寄存器的内容被传递到
M分频器和N分频器的输出。
M分频器和N分频器的输出值被锁存。
并行或串行输入不影响移位寄存器。
S-DATA直接传递到M分频器，它的时钟频率。
MR
H
L
L
L
L
L
L
nP_LOAD
X
L
↑
H
H
H
H
M
X
数据
数据
X
X
X
X
S_LOAD
X
X
L
L
↑
↓
L
L
H
X
H
注：L =低
H = HIGH
X =不关心
↑
=上升沿转变
↓
=下降沿
T
ABLE
4B 。 P
ROGRAMMABLE
VCO F
Characteristic低频
F
油膏
T
ABLE
（注1 ）
VCO频率
（兆赫）
250
252
254
256
696
698
M鸿沟
125
126
12 7
128
348
349
256
M8
0
0
0
0
1
1
12 8
M7
0
0
0
1
0
0
64
M6
1
1
1
0
1
1
32
M5
1
1
1
0
0
0
16
M4
1
1
1
0
1
1
8
M3
1
1
1
0
1
1
4
M2
1
1
1
0
1
1
2
M1
0
1
1
0
0
0
1
M0
1
0
1
0
0
1
700
35 0
1
0
1
0
1
1
1
1
0
注1 ：这M个分频值，并由此产生频率对应于CR石英晶体或TEST_CLK输入
频率为16MHz 。
T
ABLE
4C 。 P
ROGRAMMABLE
O
安输出
D
IVIDER
F
油膏
T
ABLE
(S
ERIAL
P
AGC软件
M
ODE
O
NLY
)
输入
N1逻辑
0
0
1
1
N0逻辑
0
1
0
1
DIVIDE
1
2
4
8
输出频率（ MHz）的
Q0 ： Q3 ， nQ0 ： nQ3
最低
最大
250
700
125
62.5
31.25
35 0
175
87.5
84314AY-02
www.icst.com/products/hiperclocks.html
4
REV 。 B 2005年11月17日
初步
集成
电路
系统公司
ICS84314-02
700MH
Z
, C
RYSTAL
-
TO
-3.3V / 2.5V LVPECL
F
Characteristic低频
S
YNTHESIZER W
/F
ANOUT
B
UFFER
4.6V
-0.5V到V
CC
+ 0.5 V
50mA
100mA
47.9 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
5A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
85°C
符号
V
CC
V
CCA
V
CCO
I
EE
I
CCA
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
测试条件
最低
3.135
3.135
3.135
典型
3.3
3. 3
3.3
待定
待定
最大
3.465
3.465
3.465
单位
V
V
V
mA
mA
T
ABLE
5B 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCA
= 3.3V±5%, V
CCO
= 3.3V±5%
OR
2.5V ±5％ ，T
A
= 0°C
TO
85°C
符号
V
CC
V
CCA
V
CCO
I
EE
I
CCA
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
测试条件
最低
3.135
3.135
2.375
典型
3.3
3. 3
2.5
待定
待定
最大
3.465
3.465
2.625
单位
V
V
V
mA
mA
84314AY-02
www.icst.com/products/hiperclocks.html
5
REV 。 B 2005年11月17日
初步
集成
电路
系统公司
ICS84314-02
700MH
Z
, C
RYSTAL
-
TO
-3.3V / 2.5V LVPECL
F
Characteristic低频
S
YNTHESIZER W
/F
ANOUT
B
UFFER
F
EATURES
完全集成的PLL
四个差分3.3V或2.5V的LVPECL输出
可选晶体振荡器接口
或LVCMOS / LVTTL输入TEST_CLK
输出频率范围： 31.25MHz到700MHz的
VCO范围： 250MHz的700MHz的到
支持扩频时钟（ SSC ）
并行接口进行编程计数器
并在上电期间输出分频器
串行3线接口
周期到周期抖动： 20ps的（典型值）
输出偏斜：待定
输出占空比：待定
全3.3V或3.3V混合核心， 2.5V输出工作电源
0 ° C至85°C的工作环境温度
可在标准和无铅符合RoHS投诉
套餐
XTAL_OUT
G
ENERAL
D
ESCRIPTION
该ICS84314-02是一个通用的四
输出的频率合成器和一个构件
HiPerClockS
在HiPerClockS 系列高性能的
从ICS时钟解决方案。当设备使用
并行加载，这M位是可编程的，并且
2从而提供输出分频器硬连线的鸿沟
频率范围为125MHz到350MHz的的。在串行编程
鸣模式，M个位是可编程的，并且该输出
分频器可针对鸿沟设置1 ， 2 ， 4或8分频，
提供31.25MHz的频率范围达到700MHz 。
此外，该设备支持扩频时钟
（ SSC）中用于最小化电磁干扰（EMI ） 。该
低周期间抖动和的宽的频率范围内
ICS84314-02使其成为理想的时钟发生器，适用于各种
苛刻的应用需要高性能。
IC
S
B
LOCK
D
IAGRAM
VCO_SEL
P
IN
A
SSIGNMENT
M3
M2
M1
M0
32 31 30 29 28 27 26 25
M4
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
VCO_SEL
nP_LOAD
XTAL_IN
24
23
XTAL_SEL
TEST_CLK
XTAL_IN
OSC
XTAL_OUT
÷
16
1
0
TEST_CLK
XTAL_SEL
V
CCA
S_LOAD
S-DATA
S_CLOCK
MR
V
CCO
M5
M6
M7
M8
V
EE
V
CC
V
CCO
ICS84314-02
32引脚LQFP
采用7mm x 7mm X 1.4毫米
包体
Y封装
顶视图
22
21
20
19
18
17
PLL
相位检测器
MR
VCO
0
1
÷
M
÷2
输出分频器
÷1
串行模式
÷2
并行/串行模式
（上电默认）
÷4
串行模式
÷8
串行模式
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
S_LOAD
S-DATA
S_CLOCK
nP_LOAD
M0:M8
CON组fi guration
接口
逻辑
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
84314AY-02
www.icst.com/products/hiperclocks.html
1
REV 。 B 2005年11月17日
初步
集成
电路
系统公司
ICS84314-02
700MH
Z
, C
RYSTAL
-
TO
-3.3V / 2.5V LVPECL
F
Characteristic低频
S
YNTHESIZER W
/F
ANOUT
B
UFFER
nP_LOAD输入最初为低电平。通过对输入M0数据
M8被直接传递到M分频器。在低到高的转录
该nP_LOAD输入的习得，数据被锁存，对M分频器
保持加载，直到上nP_LOAD或直到下一个从高到低的跳变
串行事件发生。其结果是，这M位可以被硬连线到
设置M个分给一个特定的默认状态下，可自动将
发生在上电期间。在并行模式下， N个输出分频器
设置为2。在串行模式中， N个输出分频器可以设置为任
÷1, ÷2, ÷4
or
÷8.
VCO频率之间的关系，
晶体的频率和对M分频器的定义如下：
值为fXTAL X 2M
FVCO =
16
M值和M 0的通M8的所需的值示
在表3B中，可编程的VCO频率函数表。有效
M值为其PLL将实现锁定为16MHz的为参考
EnCE的定义为125
≤
M
≤
350.频出
被定义如下： f out中= FVCO ×1 =值为fXTAL x 2米×1
N 16
N
发生串行操作时nP_LOAD为高和S_LOAD
为LOW 。该移位寄存器是通过采样S-DATA的比特加载
与S_CLOCK的上升沿。移位寄存器中的内容
器加载到M个分频器和N个输出分频器时
S_LOAD转变，从低到高。在M鸿沟和N输出
放鸿沟值锁存高至低跳变
S_LOAD 。如果S_LOAD被拉高，在S-DATA输入数据
直接传递到M分频器和N分频器输出的每个
上升S_CLOCK的边缘。
F
UNCTIONAL
D
ESCRIPTION
注意：下面的功能描述描述
操作使用16MHz的晶振。有效的PLL环路分
对于不同的晶体或输入频率值被定义
在输入频率特性，表5 ，注： 1 。
该ICS84314-02具有完全集成的PLL和there-
前无需外部元件设置循环
带宽。并联谐振，基频晶体使用
作为输入到芯片上的振荡器。所述骨质的输出
振荡器被由16相位检测器之前，分割。有
16MHz晶振，这提供了一个1MHz的参考频率。
PLL的压控振荡器工作在到的范围内的250MHz的
700MHz的。 M个除法器的输出也被施加到
相位检测器。
相位检测器和M个分频器迫使VCO输出
频率为2M倍AD-参考频率
justing VCO控制电压。请注意，对于某些值
的M（过高或过低）时，PLL将无法实现
锁定。 VCO的输出由除法器之前缩放
被发送给每个LVPECL的输出缓冲器。分频器
提供了50 ％的输出占空比。
的ICS84314-02支持可编程特性
两种输入方式编程并购分。两个输入
操作模式是并行和串行。
图1
节目
对于每个模式的时序图。在并行模式下，在
S_CLOCK
S
ERIAL
L
OADING
S-DATA
S_LOAD
* NULL NULL *
SSC0
**N1
t
S
** N0 M8
M7
M6
M5
M4
M3
M2
M1
M0
t
H
nP_LOAD
t
S
P
ARALLEL
L
OADING
M0:M8
M，N
nP_LOAD
t
S
t
H
S_LOAD
时间
T
ABLE
1A 。 N 2 O
安输出
D
IVIDER
N1逻辑值
0
0
1
1
84314AY-02
F
IGURE
1. P
ARALLEL
＆放大器; S
ERIAL
L
OAD
O
PERATIONS
F
油膏
T
ABLE
(S
ERIAL
L
OAD
)
T
ABLE
1B 。 SSC F
油膏
T
ABLE
N个输出鸿沟
÷1
÷
2 （上电默认）
÷4
÷8
www.icst.com/products/hiperclocks.html
2
N0值逻辑
0
1
0
1
SSC0
0
1
SSC国家
关（上电默认）
待定
*注意：
空时隙定时必须遵守。
**注意：
的“N” ，只能通过串行加载来控制。
REV 。 B 2005年11月17日
初步
集成
电路
系统公司
ICS84314-02
700MH
Z
, C
RYSTAL
-
TO
-3.3V / 2.5V LVPECL
F
Characteristic低频
S
YNTHESIZER W
/F
ANOUT
B
UFFER
TYPE
输入
输入
动力
动力
动力
产量
产量
产量
产量
描述
T
ABLE
2. P
IN
D
ESCRIPTIONS
数
1, 2, 5
29, 30, 31
3, 4, 32
6
7
8, 17
9, 10
11, 12
13, 14
15, 16
名字
M4, M5, M8,
M0, M1, M2
M6, M7, M3
V
EE
V
CC
V
CCO
Q0 ， nQ0
Q1 ， NQ1
Q2 ， NQ2
Q3 ， nQ3
下拉M分频器输入。数据锁存低到高的转变
的nP_LOAD输入。 LVCMOS / LVTTL接口电平。
上拉
负电源引脚。
核心供电引脚。
输出电源引脚。
差分输出的合成器。 LVPECL接口电平。
差分输出的合成器。 LVPECL接口电平。
差分输出的合成器。 LVPECL接口电平。
差分输出的合成器。 LVPECL接口电平。
高电平有效复位硕士。当逻辑高电平时，内部分隔
复位造成真正的输出QX走低， INVER特德
18
MR
输入下拉输出nQx变高。当逻辑低电平时，内部隔板和
的输出被使能。 MR的阿瑟化不影响加载
M值。 LVCMOS / LVTTL接口电平。
时钟在串行数据存在于S-DATA输入到移位寄存器中
19
S_CLOCK
输入下拉
上S_CLOCK的上升沿。 LVCMOS / LVTTL接口电平。
移位寄存器的串行输入。取样的上升沿数据
20
S-DATA
输入下拉
的S_CLOCK 。 LVCMOS / LVTTL接口电平。
数据控件从移位寄存器转换成分隔。
21
S_LOAD
输入下拉
LVCMOS / LVTTL接口电平。
动力
模拟电源引脚。
22
V
CCA
晶体振荡器或测试时钟作为PLL的之间进行选择
引用来源。选择HIGH，当XTAL输入。选择
23
XTAL_SEL
输入
上拉
TEST_CLK时低。 LVCMOS / LVTTL接口电平。
24
TEST_CLK
输入下拉测试时钟输入。 LVCMOS / LVTTL接口电平。
晶体振荡器接口。 XTAL_IN是输入。
XTAL_IN ，
2 5, 2 6
输入
XTAL_OUT是输出。
XTAL_OUT
并行加载输入。确定当数据出现在M8 ： M0
27
nP_LOAD
输入下拉
被加载到M个分频器。 LVCMOS / LVTTL接口电平。
确定合成器是否处于PLL或旁路模式。
28
VCO_SEL
输入
上拉
LVCMOS / LVTTL接口电平。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
3. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
84314AY-02
www.icst.com/products/hiperclocks.html
3
REV 。 B 2005年11月17日
初步
集成
电路
系统公司
ICS84314-02
700MH
Z
, C
RYSTAL
-
TO
-3.3V / 2.5V LVPECL
F
Characteristic低频
S
YNTHESIZER W
/F
ANOUT
B
UFFER
T
ABLE
4A 。 P
ARALLEL
和
S
ERIAL
M
ODE
F
油膏
T
ABLE
输入
条件
S_CLOCK
X
X
X
↑
L
L
X
↑
S-DATA
X
X
X
数据
数据
数据
X
数据
复位。强制输出低电平。
上直接传递到M分频器M个输入数据。
数据被锁存到输入寄存器和保持加载
到明年LOW过渡，或者直到一个串口事件发生。
串行输入模式。移位寄存器装入数据
S-DATA上S_CLOCK的每个上升沿。
移位寄存器的内容被传递到
M分频器和N分频器的输出。
M分频器和N分频器的输出值被锁存。
并行或串行输入不影响移位寄存器。
S-DATA直接传递到M分频器，它的时钟频率。
MR
H
L
L
L
L
L
L
nP_LOAD
X
L
↑
H
H
H
H
M
X
数据
数据
X
X
X
X
S_LOAD
X
X
L
L
↑
↓
L
L
H
X
H
注：L =低
H = HIGH
X =不关心
↑
=上升沿转变
↓
=下降沿
T
ABLE
4B 。 P
ROGRAMMABLE
VCO F
Characteristic低频
F
油膏
T
ABLE
（注1 ）
VCO频率
（兆赫）
250
252
254
256
696
698
M鸿沟
125
126
12 7
128
348
349
256
M8
0
0
0
0
1
1
12 8
M7
0
0
0
1
0
0
64
M6
1
1
1
0
1
1
32
M5
1
1
1
0
0
0
16
M4
1
1
1
0
1
1
8
M3
1
1
1
0
1
1
4
M2
1
1
1
0
1
1
2
M1
0
1
1
0
0
0
1
M0
1
0
1
0
0
1
700
35 0
1
0
1
0
1
1
1
1
0
注1 ：这M个分频值，并由此产生频率对应于CR石英晶体或TEST_CLK输入
频率为16MHz 。
T
ABLE
4C 。 P
ROGRAMMABLE
O
安输出
D
IVIDER
F
油膏
T
ABLE
(S
ERIAL
P
AGC软件
M
ODE
O
NLY
)
输入
N1逻辑
0
0
1
1
N0逻辑
0
1
0
1
DIVIDE
1
2
4
8
输出频率（ MHz）的
Q0 ： Q3 ， nQ0 ： nQ3
最低
最大
250
700
125
62.5
31.25
35 0
175
87.5
84314AY-02
www.icst.com/products/hiperclocks.html
4
REV 。 B 2005年11月17日
初步
集成
电路
系统公司
ICS84314-02
700MH
Z
, C
RYSTAL
-
TO
-3.3V / 2.5V LVPECL
F
Characteristic低频
S
YNTHESIZER W
/F
ANOUT
B
UFFER
4.6V
-0.5V到V
CC
+ 0.5 V
50mA
100mA
47.9 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
5A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
85°C
符号
V
CC
V
CCA
V
CCO
I
EE
I
CCA
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
测试条件
最低
3.135
3.135
3.135
典型
3.3
3. 3
3.3
待定
待定
最大
3.465
3.465
3.465
单位
V
V
V
mA
mA
T
ABLE
5B 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCA
= 3.3V±5%, V
CCO
= 3.3V±5%
OR
2.5V ±5％ ，T
A
= 0°C
TO
85°C
符号
V
CC
V
CCA
V
CCO
I
EE
I
CCA
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
测试条件
最低
3.135
3.135
2.375
典型
3.3
3. 3
2.5
待定
待定
最大
3.465
3.465
2.625
单位
V
V
V
mA
mA
84314AY-02
www.icst.com/products/hiperclocks.html
5
REV 。 B 2005年11月17日
QQ：2881677436 复制
