集成
电路
系统公司
ICS8430-61
500MH
Z
, C
RYSTAL
-
TO
-3.3V
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
F
EATURES
双路3.3V的差分LVPECL输出
可选晶体振荡器接口
或LVCMOS / LVTTL TEST_CLK
输出频率范围： 20.83MHz到500MHz
晶振输入频率范围： 14MHz至27MHz的
VCO范围：为250MHz至500MHz
并行或串行接口进行编程计数器
和输出分频器
RMS周期抖动： 6马力（最大）
周期到周期抖动： 30PS （最大值）
3.3V电源电压
0 ° C至70 ° C的环境工作温度
G
ENERAL
D
ESCRIPTION
该ICS8430-61是一种通用的，双输出
水晶至3.3V的差分LVPECL高频
HiPerClockS
昆西合成和的一员
HiPerClocks 系列高性能时钟
从IC解决方案。该ICS8430-61有一个选择 -
能够TEST_CLK或晶体输入。压控振荡器工作在频
昆西范围为250MHz至500MHz的。 VCO的频率是
在步骤等于输入参考值编程
或晶体频率。 VCO的输出频率可以是
使用串行或并行接口， CON组编程
成形的逻辑。频率的步骤一样小1MHz的可
取得使用16MHz的晶振或TEST_CLK 。
ICS
B
LOCK
D
IAGRAM
VCO_SEL
XTAL_SEL
TEST_CLK
XTAL_IN
OSC
XTAL_OUT
÷
16
P
IN
A
SSIGNMENT
XTAL_OUT
VCO_SEL
nP_LOAD
M4
M3
M2
M1
M0
0
32 31 30 29 28 27 26 25
1
M5
M6
M7
÷1
÷1.5
÷2
÷3
÷4
÷6
÷8
÷12
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
TEST
V
CC
FOUT1
nFOUT1
V
CCO
FOUT0
nFOUT0
V
EE
24
23
22
XTAL_IN
TEST_CLK
XTAL_SEL
V
CCA
S_LOAD
S-DATA
S_CLOCK
MR
M8
N0
N1
N2
FOUT0
nFOUT0
FOUT1
nFOUT1
ICS8430-61
21
20
19
18
17
PLL
相位检测器
MR
VCO
÷
M
0
1
V
EE
S_LOAD
S-DATA
S_CLOCK
nP_LOAD
M0:M8
N0:N2
CON组fi guration
接口
逻辑
TEST
32引脚LQFP
采用7mm x 7mm X 1.4毫米包体
Y封装
顶视图
8430AY-61
www.icst.com/products/hiperclocks.html
1
REV 。一2004年7月22日
集成
电路
系统公司
ICS8430-61
500MH
Z
, C
RYSTAL
-
TO
-3.3V
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
将在自动出现的特定默认状态
电。在操作时，所述测试输出为低电平
并行输入模式。 VCO的频之间的关系
昆西，晶体频率和M个除法器被定义为
如下： FVCO =值为fXTAL ×M的
16
M值和M0通过M8所需要的值
表3B所示，可编程VCO频率功能
表。有效的M值的量， PLL才能实现锁定为一个
16MHz的基准定义为250
≤
M
≤
500.频率
出的定义如下： f out中= FVCO =值为fXTAL ×M个
N
N
16
发生串行操作时nP_LOAD为高和S_LOAD
为LOW 。该移位寄存器是通过采样S-DATA装
比特与S_CLOCK的上升沿。的内容
移位寄存器被加载到M个除法器和N个输出的二
从vider时S_LOAD转换低到高。在M
鸿沟和N分频的输出值被锁存的高到
S_LOAD从高到低的跳变。如果S_LOAD是在保持高电平，数据
的S-DATA输入被直接传递到M分频器和N-
输出分频器上S_CLOCK的每个上升沿。串行
模式可以被用来编程M和N位测试位
T1和T0 。内部寄存器T0和T1确定的状态
所述测试输出如下：
F
UNCTIONAL
D
ESCRIPTION
注：下面的功能描述描述OP-
关合作使用16MHz的晶振。有效的PLL环路分频值
不同的晶体或输入频率在在 - 定义
把频率特性，表5 ，注1 。
该ICS8430-61拥有一个完全集成的PLL ，因此
无需外部元件设置循环频带 -
宽度。并联谐振，基频晶体作为
输入到内部振荡器。振荡器的输出是
由16之前的鉴相器分。用16MHz的crys-
TAL ，这提供了一个1MHz的参考频率。的压控振荡器
PLL的工作在250MHz的范围至500MHz的。该
M个除法器的输出也被加到相位检测器。
相位检测器和M个分频器迫使VCO输出
频率是通过调整M倍基准频率
VCO控制电压。需要注意的是对于M的某些值（ EI-
疗法过高或过低）时，PLL将不实现锁定。该
VCO的输出由除法器被发送到前缩放
每个LVPECL输出缓冲器。分频器提供
50 ％的输出占空比。
的ICS8430-61支持两个可编程功能
输入模式和编程对M分频器和N个输出的二
vider 。两个输入的操作模式是并行和串行。
图1
示出了每种模式的时序图。并联
模式中， nP_LOAD输入最初为低电平。对输入数据
M0通过M8和N0通过N2被直接传递给M个
分频器和N分频器的输出。在低到高的转变
该nP_LOAD输入的，数据被锁存，对M分频器
保持加载，直到上nP_LOAD或下LOW过渡
直到一个串口事件发生。其结果是， M和N位可以
被硬连线来设置M个分频器和N分频器输出到一个
T1
0
0
1
1
T0
0
1
0
1
测试输出
低
S-DATA ，移位寄存器输入
M个分频器输出
CMOS的F out
S
ERIAL
L
OADING
S_CLOCK
S-DATA
S_LOAD
T1
t
S
T0
H
N2
N1
N0
M8
M7
M6
M5
M4
M3
M2
M1
M0
t
nP_LOAD
t
S
P
ARALLEL
L
OADING
M0 ： M8 ， N0 ： N2
nP_LOAD
M，N
t
S
t
H
时间
F
IGURE
1. P
ARALLEL
＆放大器; S
ERIAL
L
OAD
O
PERATIONS
8430AY-61
www.icst.com/products/hiperclocks.html
2
REV 。一2004年7月22日
集成
电路
系统公司
ICS8430-61
500MH
Z
, C
RYSTAL
-
TO
-3.3V
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
TYPE
输入
输入
输入
输入
动力
产量
动力
产量
动力
产量
描述
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
28, 29, 30
31, 32, 1, 2
3, 4
5, 7
6
8, 16
9
10
11, 12
13
14, 15
名字
M0, M1, M2
M3, M4, M5, M6
M7, M8
N0, N2
N1
V
EE
TEST
V
CC
FOUT1 ， nFOUT1
V
CCO
FOUT0 ， nFOUT0
下拉M分频器输入。数据锁存低到高的转变
nP_LOAD输入。 LVCMOS / LVTTL接口电平。
上拉
下拉确定输出分频值如表3C定义，
功能表。 LVCMOS / LVTTL接口电平。
上拉
负电源引脚。
测试输出是活跃在运行的串行模式。
输出低电平驱动并联模式。 LVCMOS接口电平。
核心供电引脚。
差分输出的合成器。 3.3V LVPECL接口电平。
输出电源引脚。
差分输出的合成器。 3.3V LVPECL接口电平。
高电平有效复位硕士。当逻辑高电平时，内部分隔
复位造成真正的输出FOUTx走低， INVER特德
输出nFOUTx变高。当逻辑低电平时，内部分隔
并输出被使能。 MR的阿瑟化不影响加载
M，N和T的值。 LVCMOS / LVTTL接口电平。
时钟在串行数据存在于S-DATA输入到移位寄存器中
上S_CLOCK的上升沿。 LVCMOS / LVTTL接口电平。
移位寄存器的串行输入。取样的上升沿数据
的S_CLOCK 。 LVCMOS / LVTTL接口电平。
数据控件从移位寄存器转换成分隔。
LVCMOS / LVTTL接口电平。
模拟电源引脚。
CR石英晶体振荡器或测试输入的PLL之间的选择
引用来源。选择HIGH，当XTAL输入。选择
TEST_CLK时低。 LVCMOS / LVTTL接口电平。
测试时钟输入。 LVCMOS / LVTTL接口电平。
CR振荡器，石英晶体界面。 XTAL_IN是输入。
XTAL_OUT是输出。
并行加载输入。确定当数据出现在M8 ： M0是
装成M分频器，并且当数据存在于N 2 ： N 0设置
N个输出分频器值。 LVCMOS / LVTTL接口电平。
确定合成器是否处于PLL或旁路模式。
LVCMOS / LVTTL接口电平。
17
MR
输入
下拉
18
19
20
21
22
23
24,
25
26
27
S_CLOCK
S-DATA
S_LOAD
V
CCA
XTAL_SEL
TEST_CLK
XTAL_IN ，
XTAL_OUT
nP_LOAD
VCO_SEL
输入
输入
输入
动力
输入
输入
输入
输入
输入
下拉
下拉
下拉
上拉
下拉
下拉
上拉
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
K
K
8430AY-61
www.icst.com/products/hiperclocks.html
3
REV 。一2004年7月22日
集成
电路
系统公司
ICS8430-61
500MH
Z
, C
RYSTAL
-
TO
-3.3V
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
T
ABLE
3A 。 P
ARALLEL
和
S
ERIAL
M
ODE
F
油膏
T
ABLE
输入
条件
S_CLOCK
X
X
X
↑
L
L
X
↑
S-DATA
X
X
X
数据
数据
数据
X
数据
复位。强制输出低电平。
上直接传递到M M和N个输入数据
分频器和N分频器的输出。测试输出被拉低。
数据被锁存到输入寄存器和保持加载
到明年LOW过渡，或者直到一个串口事件发生。
串行输入模式。移位寄存器装入数据
S-DATA上S_CLOCK的每个上升沿。
移位寄存器的内容被传递到
M分频器和N分频器的输出。
M分频器和N分频器的输出值被锁存。
并行或串行输入不影响移位寄存器。
S-DATA直接传递到M分频器，它的时钟频率。
X
X
L
L
↑
↓
L
H
MR
H
L
L
L
L
L
L
nP_LOAD
X
L
↑
H
H
H
H
M
X
数据
数据
X
X
X
X
N
X
数据
数据
X
X
X
X
S_LOAD
L
H
X
X
注：L =低
H = HIGH
X =不关心
↑
=上升沿转变
↓
=下降沿
T
ABLE
3B 。 P
ROGRAMMABLE
VCO F
Characteristic低频
F
油膏
T
ABLE
（注1 ）
VCO频率
（兆赫）
250
251
252
253
498
499
500
M鸿沟
250
251
252
253
498
499
500
256
M8
0
0
0
0
1
1
1
128
M7
1
1
1
1
1
1
1
64
M6
1
1
1
1
1
1
1
32
M5
1
1
1
1
1
1
1
16
M4
1
1
1
1
1
1
1
8
M3
1
1
1
1
0
0
0
4
M2
0
0
1
1
0
0
1
2
M1
1
1
0
0
1
1
0
1
M0
0
1
0
1
0
1
0
注1 ：这M个分频值，并由此产生相应频率至16MHz的TEST_CLK或晶体频率。
T
ABLE
3C 。 P
ROGRAMMABLE
O
安输出
D
IVIDER
F
油膏
T
ABLE
输入
N2
0
0
0
0
1
1
1
1
8430AY-61
N1
0
0
1
1
0
0
1
1
N0
0
1
0
1
0
1
0
1
N分频器值
1
1.5
2
3
4
6
8
12
输出频率（ MHz）的
最低
250
166.66
12 5
83.33
62.5
41.66
31.25
20.83
最大
500
333.33
250
166.66
125
83.33
62.5
41.66
REV 。一2004年7月22日
www.icst.com/products/hiperclocks.html
4
集成
电路
系统公司
ICS8430-61
500MH
Z
, C
RYSTAL
-
TO
-3.3V
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
47.9 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
CC
V
CCA
V
CCO
I
EE
I
CCA
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
测试条件
最低
3.135
3.135
3.135
典型
3.3
3.3
3.3
最大
3.465
3.465
3.465
155
55
单位
V
V
V
mA
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
参数
M0 ： M8 ， N0 ： N2 ， MR，
S_LOAD ， S-DATA ，
S_CLOCK ， nP_LOAD ，
VCO_SEL ， XTAL_SEL
TEST_CLK
M0 ： M8 ， N0 ： N2 ， MR，
S_LOAD ， S-DATA ，
S_CLOCK ， nP_LOAD ，
VCO_SEL ， XTAL_SEL
TEST_CLK
M0 - M4 ， M6 ， M8 ， N0 ， N1 ， MR，
S_CLOCK ， TEST_CLK ，
S-DATA ， S_LOAD ， nP_LOAD
M5 ， XTAL_SEL ， VCO_SEL
M0 - M4 ， M6 ， M8 ， N0 ， N1 ， MR，
S_CLOCK ， TEST_CLK ，
S-DATA ， S_LOAD ， nP_LOAD
M5 ， XTAL_SEL ， VCO_SEL
V
OH
V
OL
产量
高压
产量
低电压
TEST;注1
TEST;注1
测试条件
Minimu-
m
2
2
-0.3
-0.3
V
CC
= V
IN
= 3.465V
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V,
V
IN
= 0V
V
CC
= 3.465V,
V
IN
= 0V
-5
典型
最大
V
CC
+ 0.3
V
CC
+ 0.3
0.8
1.3
150
5
单位
V
V
V
V
A
A
A
V
IH
输入
高压
V
IL
输入
低电压
I
IH
输入
HIGH CURRENT
I
IL
输入
低电流
-150
2.6
0.5
A
V
V
注1 ：输出端接50Ω到V
CCO
/2.
8430AY-61
www.icst.com/products/hiperclocks.html
5
REV 。一2004年7月22日
集成
电路
系统公司
ICS8430-61
500MH
Z
, C
RYSTAL
-
TO
-3.3V
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
F
EATURES
双路3.3V的差分LVPECL输出
可选晶体振荡器接口
或LVCMOS / LVTTL TEST_CLK
输出频率范围： 20.83MHz到500MHz
晶振输入频率范围： 14MHz至27MHz的
VCO范围：为250MHz至500MHz
并行或串行接口进行编程计数器
和输出分频器
RMS周期抖动： 6马力（最大）
周期到周期抖动： 30PS （最大值）
3.3V电源电压
0 ° C至70 ° C的环境工作温度
G
ENERAL
D
ESCRIPTION
该ICS8430-61是一种通用的，双输出
水晶至3.3V的差分LVPECL高频
HiPerClockS
昆西合成和的一员
HiPerClocks 系列高性能时钟
从IC解决方案。该ICS8430-61有一个选择 -
能够TEST_CLK或晶体输入。压控振荡器工作在频
昆西范围为250MHz至500MHz的。 VCO的频率是
在步骤等于输入参考值编程
或晶体频率。 VCO的输出频率可以是
使用串行或并行接口， CON组编程
成形的逻辑。频率的步骤一样小1MHz的可
取得使用16MHz的晶振或TEST_CLK 。
ICS
B
LOCK
D
IAGRAM
VCO_SEL
XTAL_SEL
TEST_CLK
XTAL_IN
OSC
XTAL_OUT
÷
16
P
IN
A
SSIGNMENT
XTAL_OUT
VCO_SEL
nP_LOAD
M4
M3
M2
M1
M0
0
32 31 30 29 28 27 26 25
1
M5
M6
M7
÷1
÷1.5
÷2
÷3
÷4
÷6
÷8
÷12
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
TEST
V
CC
FOUT1
nFOUT1
V
CCO
FOUT0
nFOUT0
V
EE
24
23
22
XTAL_IN
TEST_CLK
XTAL_SEL
V
CCA
S_LOAD
S-DATA
S_CLOCK
MR
M8
N0
N1
N2
FOUT0
nFOUT0
FOUT1
nFOUT1
ICS8430-61
21
20
19
18
17
PLL
相位检测器
MR
VCO
÷
M
0
1
V
EE
S_LOAD
S-DATA
S_CLOCK
nP_LOAD
M0:M8
N0:N2
CON组fi guration
接口
逻辑
TEST
32引脚LQFP
采用7mm x 7mm X 1.4毫米包体
Y封装
顶视图
8430AY-61
www.icst.com/products/hiperclocks.html
1
REV 。一2004年7月22日
集成
电路
系统公司
ICS8430-61
500MH
Z
, C
RYSTAL
-
TO
-3.3V
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
将在自动出现的特定默认状态
电。在操作时，所述测试输出为低电平
并行输入模式。 VCO的频之间的关系
昆西，晶体频率和M个除法器被定义为
如下： FVCO =值为fXTAL ×M的
16
M值和M0通过M8所需要的值
表3B所示，可编程VCO频率功能
表。有效的M值的量， PLL才能实现锁定为一个
16MHz的基准定义为250
≤
M
≤
500.频率
出的定义如下： f out中= FVCO =值为fXTAL ×M个
N
N
16
发生串行操作时nP_LOAD为高和S_LOAD
为LOW 。该移位寄存器是通过采样S-DATA装
比特与S_CLOCK的上升沿。的内容
移位寄存器被加载到M个除法器和N个输出的二
从vider时S_LOAD转换低到高。在M
鸿沟和N分频的输出值被锁存的高到
S_LOAD从高到低的跳变。如果S_LOAD是在保持高电平，数据
的S-DATA输入被直接传递到M分频器和N-
输出分频器上S_CLOCK的每个上升沿。串行
模式可以被用来编程M和N位测试位
T1和T0 。内部寄存器T0和T1确定的状态
所述测试输出如下：
F
UNCTIONAL
D
ESCRIPTION
注：下面的功能描述描述OP-
关合作使用16MHz的晶振。有效的PLL环路分频值
不同的晶体或输入频率在在 - 定义
把频率特性，表5 ，注1 。
该ICS8430-61拥有一个完全集成的PLL ，因此
无需外部元件设置循环频带 -
宽度。并联谐振，基频晶体作为
输入到内部振荡器。振荡器的输出是
由16之前的鉴相器分。用16MHz的crys-
TAL ，这提供了一个1MHz的参考频率。的压控振荡器
PLL的工作在250MHz的范围至500MHz的。该
M个除法器的输出也被加到相位检测器。
相位检测器和M个分频器迫使VCO输出
频率是通过调整M倍基准频率
VCO控制电压。需要注意的是对于M的某些值（ EI-
疗法过高或过低）时，PLL将不实现锁定。该
VCO的输出由除法器被发送到前缩放
每个LVPECL输出缓冲器。分频器提供
50 ％的输出占空比。
的ICS8430-61支持两个可编程功能
输入模式和编程对M分频器和N个输出的二
vider 。两个输入的操作模式是并行和串行。
图1
示出了每种模式的时序图。并联
模式中， nP_LOAD输入最初为低电平。对输入数据
M0通过M8和N0通过N2被直接传递给M个
分频器和N分频器的输出。在低到高的转变
该nP_LOAD输入的，数据被锁存，对M分频器
保持加载，直到上nP_LOAD或下LOW过渡
直到一个串口事件发生。其结果是， M和N位可以
被硬连线来设置M个分频器和N分频器输出到一个
T1
0
0
1
1
T0
0
1
0
1
测试输出
低
S-DATA ，移位寄存器输入
M个分频器输出
CMOS的F out
S
ERIAL
L
OADING
S_CLOCK
S-DATA
S_LOAD
T1
t
S
T0
H
N2
N1
N0
M8
M7
M6
M5
M4
M3
M2
M1
M0
t
nP_LOAD
t
S
P
ARALLEL
L
OADING
M0 ： M8 ， N0 ： N2
nP_LOAD
M，N
t
S
t
H
时间
F
IGURE
1. P
ARALLEL
＆放大器; S
ERIAL
L
OAD
O
PERATIONS
8430AY-61
www.icst.com/products/hiperclocks.html
2
REV 。一2004年7月22日
集成
电路
系统公司
ICS8430-61
500MH
Z
, C
RYSTAL
-
TO
-3.3V
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
TYPE
输入
输入
输入
输入
动力
产量
动力
产量
动力
产量
描述
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
28, 29, 30
31, 32, 1, 2
3, 4
5, 7
6
8, 16
9
10
11, 12
13
14, 15
名字
M0, M1, M2
M3, M4, M5, M6
M7, M8
N0, N2
N1
V
EE
TEST
V
CC
FOUT1 ， nFOUT1
V
CCO
FOUT0 ， nFOUT0
下拉M分频器输入。数据锁存低到高的转变
nP_LOAD输入。 LVCMOS / LVTTL接口电平。
上拉
下拉确定输出分频值如表3C定义，
功能表。 LVCMOS / LVTTL接口电平。
上拉
负电源引脚。
测试输出是活跃在运行的串行模式。
输出低电平驱动并联模式。 LVCMOS接口电平。
核心供电引脚。
差分输出的合成器。 3.3V LVPECL接口电平。
输出电源引脚。
差分输出的合成器。 3.3V LVPECL接口电平。
高电平有效复位硕士。当逻辑高电平时，内部分隔
复位造成真正的输出FOUTx走低， INVER特德
输出nFOUTx变高。当逻辑低电平时，内部分隔
并输出被使能。 MR的阿瑟化不影响加载
M，N和T的值。 LVCMOS / LVTTL接口电平。
时钟在串行数据存在于S-DATA输入到移位寄存器中
上S_CLOCK的上升沿。 LVCMOS / LVTTL接口电平。
移位寄存器的串行输入。取样的上升沿数据
的S_CLOCK 。 LVCMOS / LVTTL接口电平。
数据控件从移位寄存器转换成分隔。
LVCMOS / LVTTL接口电平。
模拟电源引脚。
CR石英晶体振荡器或测试输入的PLL之间的选择
引用来源。选择HIGH，当XTAL输入。选择
TEST_CLK时低。 LVCMOS / LVTTL接口电平。
测试时钟输入。 LVCMOS / LVTTL接口电平。
CR振荡器，石英晶体界面。 XTAL_IN是输入。
XTAL_OUT是输出。
并行加载输入。确定当数据出现在M8 ： M0是
装成M分频器，并且当数据存在于N 2 ： N 0设置
N个输出分频器值。 LVCMOS / LVTTL接口电平。
确定合成器是否处于PLL或旁路模式。
LVCMOS / LVTTL接口电平。
17
MR
输入
下拉
18
19
20
21
22
23
24,
25
26
27
S_CLOCK
S-DATA
S_LOAD
V
CCA
XTAL_SEL
TEST_CLK
XTAL_IN ，
XTAL_OUT
nP_LOAD
VCO_SEL
输入
输入
输入
动力
输入
输入
输入
输入
输入
下拉
下拉
下拉
上拉
下拉
下拉
上拉
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
K
K
8430AY-61
www.icst.com/products/hiperclocks.html
3
REV 。一2004年7月22日
集成
电路
系统公司
ICS8430-61
500MH
Z
, C
RYSTAL
-
TO
-3.3V
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
T
ABLE
3A 。 P
ARALLEL
和
S
ERIAL
M
ODE
F
油膏
T
ABLE
输入
条件
S_CLOCK
X
X
X
↑
L
L
X
↑
S-DATA
X
X
X
数据
数据
数据
X
数据
复位。强制输出低电平。
上直接传递到M M和N个输入数据
分频器和N分频器的输出。测试输出被拉低。
数据被锁存到输入寄存器和保持加载
到明年LOW过渡，或者直到一个串口事件发生。
串行输入模式。移位寄存器装入数据
S-DATA上S_CLOCK的每个上升沿。
移位寄存器的内容被传递到
M分频器和N分频器的输出。
M分频器和N分频器的输出值被锁存。
并行或串行输入不影响移位寄存器。
S-DATA直接传递到M分频器，它的时钟频率。
X
X
L
L
↑
↓
L
H
MR
H
L
L
L
L
L
L
nP_LOAD
X
L
↑
H
H
H
H
M
X
数据
数据
X
X
X
X
N
X
数据
数据
X
X
X
X
S_LOAD
L
H
X
X
注：L =低
H = HIGH
X =不关心
↑
=上升沿转变
↓
=下降沿
T
ABLE
3B 。 P
ROGRAMMABLE
VCO F
Characteristic低频
F
油膏
T
ABLE
（注1 ）
VCO频率
（兆赫）
250
251
252
253
498
499
500
M鸿沟
250
251
252
253
498
499
500
256
M8
0
0
0
0
1
1
1
128
M7
1
1
1
1
1
1
1
64
M6
1
1
1
1
1
1
1
32
M5
1
1
1
1
1
1
1
16
M4
1
1
1
1
1
1
1
8
M3
1
1
1
1
0
0
0
4
M2
0
0
1
1
0
0
1
2
M1
1
1
0
0
1
1
0
1
M0
0
1
0
1
0
1
0
注1 ：这M个分频值，并由此产生相应频率至16MHz的TEST_CLK或晶体频率。
T
ABLE
3C 。 P
ROGRAMMABLE
O
安输出
D
IVIDER
F
油膏
T
ABLE
输入
N2
0
0
0
0
1
1
1
1
8430AY-61
N1
0
0
1
1
0
0
1
1
N0
0
1
0
1
0
1
0
1
N分频器值
1
1.5
2
3
4
6
8
12
输出频率（ MHz）的
最低
250
166.66
12 5
83.33
62.5
41.66
31.25
20.83
最大
500
333.33
250
166.66
125
83.33
62.5
41.66
REV 。一2004年7月22日
www.icst.com/products/hiperclocks.html
4
集成
电路
系统公司
ICS8430-61
500MH
Z
, C
RYSTAL
-
TO
-3.3V
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
47.9 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
CC
V
CCA
V
CCO
I
EE
I
CCA
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
测试条件
最低
3.135
3.135
3.135
典型
3.3
3.3
3.3
最大
3.465
3.465
3.465
155
55
单位
V
V
V
mA
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
参数
M0 ： M8 ， N0 ： N2 ， MR，
S_LOAD ， S-DATA ，
S_CLOCK ， nP_LOAD ，
VCO_SEL ， XTAL_SEL
TEST_CLK
M0 ： M8 ， N0 ： N2 ， MR，
S_LOAD ， S-DATA ，
S_CLOCK ， nP_LOAD ，
VCO_SEL ， XTAL_SEL
TEST_CLK
M0 - M4 ， M6 ， M8 ， N0 ， N1 ， MR，
S_CLOCK ， TEST_CLK ，
S-DATA ， S_LOAD ， nP_LOAD
M5 ， XTAL_SEL ， VCO_SEL
M0 - M4 ， M6 ， M8 ， N0 ， N1 ， MR，
S_CLOCK ， TEST_CLK ，
S-DATA ， S_LOAD ， nP_LOAD
M5 ， XTAL_SEL ， VCO_SEL
V
OH
V
OL
产量
高压
产量
低电压
TEST;注1
TEST;注1
测试条件
Minimu-
m
2
2
-0.3
-0.3
V
CC
= V
IN
= 3.465V
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V,
V
IN
= 0V
V
CC
= 3.465V,
V
IN
= 0V
-5
典型
最大
V
CC
+ 0.3
V
CC
+ 0.3
0.8
1.3
150
5
单位
V
V
V
V
A
A
A
V
IH
输入
高压
V
IL
输入
低电压
I
IH
输入
HIGH CURRENT
I
IL
输入
低电流
-150
2.6
0.5
A
V
V
注1 ：输出端接50Ω到V
CCO
/2.
8430AY-61
www.icst.com/products/hiperclocks.html
5
REV 。一2004年7月22日
QQ：2880707522 复制
