【初步PCI EXPRESS 时钟发生器ICS841S02IGENERALDESCRIPTION该IC】,IC型号ICS841S02BGI,ICS841S02BGI PDF资料,ICS841S02BGI经销商,ic,电子元器件-51电子网

初步

PCI EXPRESS 时钟发生器

ICS841S02I

G

ENERAL

D

ESCRIPTION

该ICS841S02I是一个基于PLL的时钟发生器

专为PCI_Express 时钟设计

HiPerClockS

生成的应用程序。该设备产生

100MHz的HCSL时钟。该器件提供了一个HCSL

（主机时钟信号电平）的时钟输出的时钟

25MHz的输入参考。输入的参考可以衍生

从外部源或通过加入一个25MHz的晶体，以

片上晶体振荡器。外部参考可以被应用于

到XTAL_IN引脚与引脚XTAL_OUT悬空。

F

EATURES

两个0.7V电流模式差分HCSL输出对

晶体振荡器接口， 25MHz的

输出频率： 100MHz的

RMS周期抖动： 3PS （最大值）

输出偏斜： 35ps （最大）

周期到cyle抖动： 35ps （最大）

I

2

支持C具有回读功能，高达400kHz

扩频电磁干扰（EMI）的

减少

工作电压3.3V模式

-40 ° C至85°C的工作环境温度

可用两个标准（ RoHS指令5 ）和无铅（ RoHS指令6 ）

套餐

IC

S

该器件提供扩频时钟输出，以降低EMI

应用程序。我的

2

C总线接口，用来使能或禁止

扩频操作，以及选择向下蔓延

的-0.35 ％和-0.5 ％的值。

该ICS841S02I是在标准和无铅可用

20引脚TSSOP封装。

B

LOCK

D

IAGRAM

25MHz

P

IN

A

SSIGNMENT

PLL

分频器

网

SRCT [1： 2]

SRCC [1： 2]

V

SS

_

SRC

V

DD

_

SRC

SRCT2

SRCC2

SRCT1

SRCC1

V

SS

_

SRC

V

DD

_

SRC

V

SS

_

SRC

IREF

1

2

3

4

5

6

7

8

9

10

20

19

18

17

16

15

14

13

12

11

V

DD

_

SRC

SDATA

SCLK

nc

XTAL_OUT

XTAL_IN

V

DD

_

REF

V

SS

_

REF

V

DDA

V

SSA

XTAL_IN

OSC

XTAL_OUT

SDATA

上拉

SCLK

上拉

I

2

C

逻辑

IREF

ICS841S02I

20引脚TSSOP

6.5毫米X 4.4毫米X 0.92毫米

包体

G封装

顶视图

本文提供的初步信息代表了在预生产的产物。著名的特点是基于最初的产品特性

和/或资格。集成设备技术公司（ IDT ）保留更改任何电路或规格，恕不另行通知。

IDT

/ ICS

PCI Express时钟发生器

1

ICS841S02BGI REV 。 2007年11月1日

ICS841S02I

PCI EXPRESS 时钟发生器

初步

T

ABLE

1. P

IN

D

ESCRIPTIONS

数

1, 7, 9

2 , 8 , 20

3, 4

5, 6

10

11

12

13

14

名字

V

SS_SRC

V

DD_SRC

SRCT2 ， SRCC2

SRCT1 ， SRCC1

IREF

V

SSA

V

DDA

V

SS_REF

V

DD_REF

TYPE

动力

产量

输入

动力

描述

地面为核心， SRC输出。

电源为核心， SRC输出。

差分输出对。 HCSL接口电平。

固定精密电阻（ 475W ）从这个引脚到地提供了

参考电流用于差分电流模式SRCCx ， SRCTx

时钟输出。

模拟接地引脚。

电源的PLL 。

地面晶体界面

电源的水晶接口。

晶体振荡器接口。 XTAL_IN是输入。

15 , 1 6

XTAL_IN ， XTAL_OUT

输入

XTAL_OUT是输出。

17

nc

未使用

无连接。

SMBus兼容SCLK 。该引脚具有内部上拉电阻，

18

SCLK

输入

上拉，但在断电模式下为高阻抗。

LVCMOS / LVTTL接口电平。

SMBus兼容SDATA 。该引脚具有内部上拉电阻，

输入/

19

SDATA

上拉，但在断电模式下为高阻抗。

产量

LVCMOS / LVTTL接口电平。

注意：

上拉

指的是内部的输入电阻。见表2 ，引脚特性，为典型值。

T

ABLE

2. P

IN

C

极特

符号

C

IN

R

上拉

C

OUT

L

IN

参数

输入电容

输入上拉电阻

输出引脚电容

引脚电感

3

测试条件

最低

典型

4

51

5

7

最大

单位

pF

kΩ

pF

nH

IDT

/ ICS

PCI Express时钟发生器

2

ICS841S02BGI REV 。 2007年11月1日

ICS841S02I

PCI EXPRESS 时钟发生器

初步

S

ERIAL

D

ATA

I

覆盖整个院落

以提高的时钟合成器的灵活性和功能，

提供了一种双信号的串行接口。通过串行数据

接口，各种设备的功能，如个人时钟

输出缓冲器，可以单独启用或禁用。该

与串行数据接口相关的寄存器初始化为

它们的默认设置上电时，并且因此，利用这个

接口是可选的。时钟器件寄存器的变化是去甲

马利制成在系统初始化时，如果有的话是必需的。该

接口不能被用于电力系统的操作期间使用

管理功能。

D

ATA

P

ROTOCOL

时钟驱动器的串行协议接收字节写，读字节，

块写入和块从控制器读取操作。为

块的读/写操作时，字节必须在SE-访问

quential为了从最低到最高位（最显著位

第一个）与停止后的任何完整的字节的能力，已经

传输。对于字节写和字节读操作时，系

统控制器可以访问单独的索引字节。在场外

集的索引的字节被编码在命令代码，如

在描述

表3a 。

块写入和块读协议中概述

表3B ，

而

表3C

概述了相应的字节写和字节

读协议。从机接收地址为11010010 （ D2H ）。

T

ABLE

3A 。

OMMAND

C

ODE

D

EFINITION

位

7

6:5

4:0

描述

0 =块读取或块写操作， 1 =字节读取或字节写操作。

片选地址，设置为"00"到接入设备。

字节偏移字节读取或字节写操作。块读或块写操作，这些位必须是

"00000".

T

ABLE

3B. B

LOCK

R

EAD和

B

LOCK

W

RITE

P

ROTOCOL

位

1

2:8

9

10

11:18

19

20:27

28

29:36

37

38:45

46

说明=块写

STAR牛逼

从地址 - 7位

写

感谢来自SLAVE

命令代码 - 8位

感谢来自SLAVE

字节数 - 8位

感谢来自SLAVE

数据字节1 - 8位

感谢来自SLAVE

数据字节2 - 8位

感谢来自SLAVE

数据字节/从器件应答

数据字节N - 8位

感谢来自SLAVE

停止

双向吨

1

2:8

9

10

11:18

19

20

21:27

28

29

30:37

38

39:46

47

48:55

56

说明=块读

STAR牛逼

从地址 - 7位

写

感谢来自SLAVE

命令代码 - 8位

感谢来自SLAVE

重复星级吨

从地址 - 7位

阅读= 1

感谢来自SLAVE

从奴隶字节数 - 8位

应答

数据字节1从从属 - 8位

应答

数据字节2从从属 - 8位

应答

数据字节从从属/应答

从机的数据字节N - 8位

无应答

IDT

/ ICS

PCI Express时钟发生器

3

ICS841S02BGI REV 。 2007年11月1日

ICS841S02I

PCI EXPRESS 时钟发生器

初步

T

ABLE

3C 。 B

YTE

R

EAD和

B

YTE

W

RITE

P

ROTOCOL

位

1

2:8

9

10

11:18

19

20:27

28

29

说明=字节写

STAR牛逼

从地址 - 7位

写

感谢来自SLAVE

命令代码 - 8位

感谢来自SLAVE

数据字节 - 8位

感谢来自SLAVE

停止

位

1

2:8

9

10

11:18

19

20

21:27

28

29

30:37

38

39

说明=字节读

STAR牛逼

从地址 - 7位

写

感谢来自SLAVE

命令代码 - 8位

感谢来自SLAVE

重复星级吨

从地址 - 7位

读

感谢来自SLAVE

从机数据 - 8位

无应答

停止

C

ONTROL

R

EGISTERS

T

ABLE

4A 。 B

YTE

0:C

ONTROL

R

EGISTER

0

位

7

6

5

4

@Pup

0

1

名字

RESER VED

SRC[T/C]2

描述

RESER VED

SRC [T / C ] 2输出使能

0 =禁用（高阻）

1 =启用

SRC [T / C] 1输出使能

0 =禁用（高阻）

1 =启用

RESER VED

3

2

1

0

1

0

SRC[T/C]1

RESER VED

IDT

/ ICS

PCI Express时钟发生器

4

ICS841S02BGI REV 。 2007年11月1日

ICS841S02I

PCI EXPRESS 时钟发生器

初步

T

ABLE

4B. B

YTE

1:C

ONTROL

R

EGISTER

1

位

7

6

5

4

3

2

1

0

@Pup

0

名字

RESER VED

描述

RESER VED

T

ABLE

4C 。 B

YTE

2:C

ONTROL

R

EGISTER

2

位

7

6

5

4

3

2

1

0

@Pu P

1

0

1

0

1

名字

SRCT / C

RESER VED

SRC

RESER VED

描述

扩频选择

0 = -0.35%,

1 = -0.50%

RESER VED

SRC扩频启用

0 =传播关，

1 =铺在

RESER VED

T

ABLE

4D 。 B

YTE

3:C

ONTROL

R

EGISTER

3

位

7

6

5

4

3

2

1

0

@Pup

1

0

1

0

1

名字

RESER VED

描述

RESER VED

T

ABLE

4E 。 B

YTE

4:C

ONTROL

R

EGISTER

4

位

7

6

5

4

3

2

1

0

@Pup

0

1

名字

RESER VED

描述

RESER VED

T

ABLE

4F 。 B

YTE

5:C

ONTROL

R

EGISTER

5

位

7

6

5

4

3

2

1

0

@Pup

0

名字

RESER VED

描述

RESER VED

IDT

/ ICS

PCI Express时钟发生器

5

ICS841S02BGI REV 。 2007年11月1日