初步
集成
电路
系统公司
ICS84025
C
RYSTAL
-
TO
-LVCMOS / LVTTL
F
Characteristic低频
S
YNTHESIZER WITH
F
ANOUT
B
UFFER
F
EATURES
6 LVCMOS / LVTTL输出
晶体振荡器接口
输出频率范围： 53.125MHz到125MHz的
晶振输入频率为25MHz和25.5MHz
RMS相位抖动为106.25 ，使用25.5MHz晶体
（ 637KHz到10MHz ） ： 3.25ps
相位噪声：
OFFSET
噪声功率
100Hz的................. -100 dBc的/赫兹
1KHz的................. -115 dBc的/赫兹
为10KHz ................. -125 dBc的/赫兹
100KHz的................. -127 dBc的/赫兹
3.3V核心，输出可以是3.3V ， 2.5V或1.8V
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
G
ENERAL
D
ESCRIPTION
该ICS84025是Crystal到LVCMOS / LVTTL
频率合成器，扇出缓冲器和
HiPerClockS
在HiPerClockS 系列高成员
从ICS性能的时钟解决方案。该
VCO频率被编程在步骤相等
于晶体频率的值。该VCO和
输出频率可以通过使用反馈进行编程和
输出频率选择引脚。低相位噪声character-
该ICS84025的istics使其成为理想的时钟源，光纤
通道1和千兆以太网应用。
,&6
F
油膏
T
ABLE
输入
MR
1
0
0
0
0
F_SEL1
X
0
0
1
1
F_SEL0
X
0
1
0
1
25.5MHz
25.5MHz
25MHz
25MHz
XTAL
输出频率
F_OUT
低
53.125MHz
106.25MHz
62.5MHz
125MHz
B
LOCK
D
IAGRAM
P
IN
A
SSIGNMENT
V
DDO
Q0
GND
Q1
V
DDO
Q2
GND
Q3
V
DDO
Q4
GND
Q5
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
F_SEL0
F_SEL1
MR
XTAL1
XTAL2
GND
V
DDA
V
DD
PLL_SEL
GND
nc
V
DDO
XTAL1
OSC
XTAL2
0
1
产量
分频器
6
/
Q0:Q5
PLL
反馈
分频器
ICS84025
24引脚， 300mil的SOIC
7.5毫米X 15.33毫米X 2.3毫米体封装
男包
顶视图
F_SEL1
PLL_SEL
MR
F_SEL0
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
84025EM
www.icst.com/products/hiperclocks.html
1
REV 。一个2003年4月16日
初步
集成
电路
系统公司
ICS84025
C
RYSTAL
-
TO
-LVCMOS / LVTTL
F
Characteristic低频
S
YNTHESIZER WITH
F
ANOUT
B
UFFER
TYPE
动力
产量
动力
产量
产量
产量
产量
产量
未使用
输入
动力
动力
输入
输入
上拉
描述
输出电源引脚。
时钟输出。 LVCMOS / LVTTL接口电平。
电源接地。
时钟输出。 LVCMOS / LVTTL接口电平。
时钟输出。 LVCMOS / LVTTL接口电平。
时钟输出。 LVCMOS / LVTTL接口电平。
时钟输出。 LVCMOS / LVTTL接口电平。
时钟输出。 LVCMOS / LVTTL接口电平。
无连接。
PLL和河石英晶体的输入作为输入之间进行选择
该分频器。当HIGH ，选择PLL 。当低，
选择XTAL1 ， XTAL2 。 LVCMOS / LVTTL接口电平。
核心供电引脚。
模拟电源引脚。
CR振荡器，石英晶体界面。 XTAL1为输入。 XTAL2为输出。
高电平有效复位硕士。当逻辑高电平时，内部分隔
复位引起的输出变为低电平。当逻辑LOW时，
下拉
内部分隔和输出被使能。
LVCMOS / LVTTL接口电平。
下拉反馈频率选择引脚。 LVCMOS / LVTTL接口电平。
上拉
输出频率选择引脚。 LVCMOS / LVTTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 5, 9, 13
2
3, 7, 11, 15, 19
4
6
8
10
12
14
16
17
18
20, 21
22
名字
V
DDO
Q0
GND
Q1
Q2
Q3
Q4
Q5
nc
PLL_SEL
V
DD
V
DDA
XTAL2 ， XTAL1
MR
23
24
F_SEL1
F_SEL0
输入
输入
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
C
PD
参数
输入电容
输入上拉电阻
输入下拉电阻
功率耗散电容
（每路输出）
V
DD
, V
DDO
= 3.465V
V
DD
= 3.465V, V
DDO
= 2.625V
V
DD
= 3.465V, V
DDO
= 1.95V
51
51
待定
待定
待定
测试条件
最低
典型
最大
4
单位
pF
K
K
pF
pF
pF
84025EM
www.icst.com/products/hiperclocks.html
2
REV 。一个2003年4月16日
初步
集成
电路
系统公司
ICS84025
C
RYSTAL
-
TO
-LVCMOS / LVTTL
F
Characteristic低频
S
YNTHESIZER WITH
F
ANOUT
B
UFFER
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DDO
+ 0.5V
46.2 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
3.135
3.135
3.135
2.375
1.65
典型
3.3
3.3
3.3
2.5
1.8
71
15
70
最大
3.465
3.465
3.465
2.625
1.95
单位
V
V
V
V
V
mA
mA
mA
T
ABLE
3B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDA
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
PLL_SEL ， MR，
F_SEL0 ， F_SEL1
PLL_SEL ， MR，
F_SEL0 ， F_SEL1
MR， F_SEL1
PLL_SEL ， F_SEL0
MR， F_SEL1
PLL_SEL ， F_SEL0
测试条件
最低
2
-0.3
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
V
DDO
= 3.3V ± 5%
V
OH
输出高电压;注1
V
DDO
= 2.5V ± 5%
V
DDO
= 1.8V ± 0.15V
V
DDO
= 3.3V ± 5%
V
OL
输出低电压;注1
V
DDO
= 2.5V ± 5%
V
DDO
= 1.8V ± 0.15V
注1 ：输出端接50
到V
DDO
/ 2 。参见参数测量信息科
"Output负载测试Circuit"图。
-5
-150
2.6
1.8
V
DDO
- 0.45
0.5
0.5
0.45
典型
最大
V
DD
+ 0.3
0.8
150
5
单位
V
V
A
A
A
A
V
V
V
V
V
V
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
84025EM
测试条件
最低
25
典型的最大
25.5
70
7
单位
兆赫
pF
REV 。一个2003年4月16日
基本
www.icst.com/products/hiperclocks.html
3
初步
集成
电路
系统公司
ICS84025
C
RYSTAL
-
TO
-LVCMOS / LVTTL
F
Characteristic低频
S
YNTHESIZER WITH
F
ANOUT
B
UFFER
测试条件
最低
53.125
50
待定
20 ％至80％
300
50
t
期
/ 2 - 待定
t
期
/ 2 + TBD
700
典型
最大
125
单位
兆赫
ps
ps
ps
%
ps
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
F
OUT
输出频率
周期到周期抖动;注2：
输出偏斜;注： 1 ， 2
输出上升/下降时间
输出占空比
输出脉冲宽度
t
JIT （ CC ）
t
SK （ O）
t
R
/ t
F
ODC
t
PW
PLL锁定时间
1
ms
t
LOCK
参见参数测量信息部分。
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
T
ABLE
5B 。 AC - C
极特
,
V
DD
= V
DDA
= 3.3V ± 5%, V
DDO
= 2.5V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
F
OUT
输出频率
周期到周期抖动;注2：
输出偏斜;注： 1 ， 2
输出上升/下降时间
输出占空比
输出脉冲宽度
t
期
/ 2 - 待定
20 ％至80％
300
50
t
期
/ 2 + TBD
测试条件
最低
53.125
30
待定
700
典型
最大
125
单位
兆赫
ps
ps
ps
%
ps
t
JIT （ CC ）
t
SK （ O）
t
R
/ t
F
ODC
t
PW
PLL锁定时间
1
ms
t
LOCK
参见参数测量信息部分。
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
T
ABLE
5C 。 AC - C
极特
,
V
DD
= V
DDA
= 3.3V ± 5%, V
DDO
= 1.8V ± 0.15V ，T
A
= 0°C
TO
70°C
符号参数
F
OUT
输出频率
周期到周期抖动;注2：
输出偏斜;注： 1 ， 2
输出上升/下降时间
输出占空比
输出脉冲宽度
t
期
/ 2 - 待定
20 ％至80％
300
50
t
期
/ 2 + TBD
测试条件
最低
53.125
30
待定
700
典型
最大
125
单位
兆赫
ps
ps
ps
%
ps
t
JIT （ CC ）
t
SK （ O）
t
R
/ t
F
ODC
t
PW
PLL锁定时间
1
ms
t
LOCK
参见参数测量信息部分。
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
84025EM
www.icst.com/products/hiperclocks.html
4
REV 。一个2003年4月16日
初步
集成
电路
系统公司
ICS84025
C
RYSTAL
-
TO
-LVCMOS / LVTTL
F
Characteristic低频
S
YNTHESIZER WITH
F
ANOUT
B
UFFER
T
YPICAL
P
HASE
N
OISE
0
-10
-20
-30
-40
-50
25MHz的输入
RMS相位噪声抖动
12K至20MHz = 3.5ps （典型值）
P
HASE
N
OISE
-60
(
dBc的
)
H
Z
-70
-80
-90
-100
-110
-120
-130
-140
-150
10
100
125MHz
62.5MHz
1k
10k
100k
1M
10M
O
FFSET
F
Characteristic低频
(H
Z
)
0
-10
-20
-30
-40
-50
25.5MHz输入
RMS相位噪声抖动
12K至20MHz = 3.5ps （典型值）
P
HASE
N
OISE
-60
(
dBc的
)
H
-70
-80
-90
-100
-110
-120
-130
-140
-150
10
100
106.25MHz
53.125MHz
Z
1k
10k
100k
1M
10M
O
FFSET
F
Characteristic低频
(H
Z
)
84025EM
www.icst.com/products/hiperclocks.html
5
REV 。一个2003年4月16日
初步
集成
电路
系统公司
ICS84025
C
RYSTAL
-
TO
-LVCMOS / LVTTL
F
Characteristic低频
S
YNTHESIZER WITH
F
ANOUT
B
UFFER
F
EATURES
6 LVCMOS / LVTTL输出
晶体振荡器接口
输出频率范围： 53.125MHz到125MHz的
晶振输入频率为25MHz和25.5MHz
RMS相位抖动为106.25 ，使用25.5MHz晶体
（ 637KHz到10MHz ） ： 3.25ps
相位噪声：
OFFSET
噪声功率
100Hz的................. -100 dBc的/赫兹
1KHz的................. -115 dBc的/赫兹
为10KHz ................. -125 dBc的/赫兹
100KHz的................. -127 dBc的/赫兹
3.3V核心，输出可以是3.3V ， 2.5V或1.8V
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
G
ENERAL
D
ESCRIPTION
该ICS84025是Crystal到LVCMOS / LVTTL
频率合成器，扇出缓冲器和
HiPerClockS
在HiPerClockS 系列高成员
从ICS性能的时钟解决方案。该
VCO频率被编程在步骤相等
于晶体频率的值。该VCO和
输出频率可以通过使用反馈进行编程和
输出频率选择引脚。低相位噪声character-
该ICS84025的istics使其成为理想的时钟源，光纤
通道1和千兆以太网应用。
,&6
F
油膏
T
ABLE
输入
MR
1
0
0
0
0
F_SEL1
X
0
0
1
1
F_SEL0
X
0
1
0
1
25.5MHz
25.5MHz
25MHz
25MHz
XTAL
输出频率
F_OUT
低
53.125MHz
106.25MHz
62.5MHz
125MHz
B
LOCK
D
IAGRAM
P
IN
A
SSIGNMENT
V
DDO
Q0
GND
Q1
V
DDO
Q2
GND
Q3
V
DDO
Q4
GND
Q5
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
F_SEL0
F_SEL1
MR
XTAL1
XTAL2
GND
V
DDA
V
DD
PLL_SEL
GND
nc
V
DDO
XTAL1
OSC
XTAL2
0
1
产量
分频器
6
/
Q0:Q5
PLL
反馈
分频器
ICS84025
24引脚， 300mil的SOIC
7.5毫米X 15.33毫米X 2.3毫米体封装
男包
顶视图
F_SEL1
PLL_SEL
MR
F_SEL0
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
84025EM
www.icst.com/products/hiperclocks.html
1
REV 。一个2003年4月16日
初步
集成
电路
系统公司
ICS84025
C
RYSTAL
-
TO
-LVCMOS / LVTTL
F
Characteristic低频
S
YNTHESIZER WITH
F
ANOUT
B
UFFER
TYPE
动力
产量
动力
产量
产量
产量
产量
产量
未使用
输入
动力
动力
输入
输入
上拉
描述
输出电源引脚。
时钟输出。 LVCMOS / LVTTL接口电平。
电源接地。
时钟输出。 LVCMOS / LVTTL接口电平。
时钟输出。 LVCMOS / LVTTL接口电平。
时钟输出。 LVCMOS / LVTTL接口电平。
时钟输出。 LVCMOS / LVTTL接口电平。
时钟输出。 LVCMOS / LVTTL接口电平。
无连接。
PLL和河石英晶体的输入作为输入之间进行选择
该分频器。当HIGH ，选择PLL 。当低，
选择XTAL1 ， XTAL2 。 LVCMOS / LVTTL接口电平。
核心供电引脚。
模拟电源引脚。
CR振荡器，石英晶体界面。 XTAL1为输入。 XTAL2为输出。
高电平有效复位硕士。当逻辑高电平时，内部分隔
复位引起的输出变为低电平。当逻辑LOW时，
下拉
内部分隔和输出被使能。
LVCMOS / LVTTL接口电平。
下拉反馈频率选择引脚。 LVCMOS / LVTTL接口电平。
上拉
输出频率选择引脚。 LVCMOS / LVTTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 5, 9, 13
2
3, 7, 11, 15, 19
4
6
8
10
12
14
16
17
18
20, 21
22
名字
V
DDO
Q0
GND
Q1
Q2
Q3
Q4
Q5
nc
PLL_SEL
V
DD
V
DDA
XTAL2 ， XTAL1
MR
23
24
F_SEL1
F_SEL0
输入
输入
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
C
PD
参数
输入电容
输入上拉电阻
输入下拉电阻
功率耗散电容
（每路输出）
V
DD
, V
DDO
= 3.465V
V
DD
= 3.465V, V
DDO
= 2.625V
V
DD
= 3.465V, V
DDO
= 1.95V
51
51
待定
待定
待定
测试条件
最低
典型
最大
4
单位
pF
K
K
pF
pF
pF
84025EM
www.icst.com/products/hiperclocks.html
2
REV 。一个2003年4月16日
初步
集成
电路
系统公司
ICS84025
C
RYSTAL
-
TO
-LVCMOS / LVTTL
F
Characteristic低频
S
YNTHESIZER WITH
F
ANOUT
B
UFFER
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DDO
+ 0.5V
46.2 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
3.135
3.135
3.135
2.375
1.65
典型
3.3
3.3
3.3
2.5
1.8
71
15
70
最大
3.465
3.465
3.465
2.625
1.95
单位
V
V
V
V
V
mA
mA
mA
T
ABLE
3B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDA
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
PLL_SEL ， MR，
F_SEL0 ， F_SEL1
PLL_SEL ， MR，
F_SEL0 ， F_SEL1
MR， F_SEL1
PLL_SEL ， F_SEL0
MR， F_SEL1
PLL_SEL ， F_SEL0
测试条件
最低
2
-0.3
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
V
DDO
= 3.3V ± 5%
V
OH
输出高电压;注1
V
DDO
= 2.5V ± 5%
V
DDO
= 1.8V ± 0.15V
V
DDO
= 3.3V ± 5%
V
OL
输出低电压;注1
V
DDO
= 2.5V ± 5%
V
DDO
= 1.8V ± 0.15V
注1 ：输出端接50
到V
DDO
/ 2 。参见参数测量信息科
"Output负载测试Circuit"图。
-5
-150
2.6
1.8
V
DDO
- 0.45
0.5
0.5
0.45
典型
最大
V
DD
+ 0.3
0.8
150
5
单位
V
V
A
A
A
A
V
V
V
V
V
V
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
84025EM
测试条件
最低
25
典型的最大
25.5
70
7
单位
兆赫
pF
REV 。一个2003年4月16日
基本
www.icst.com/products/hiperclocks.html
3
初步
集成
电路
系统公司
ICS84025
C
RYSTAL
-
TO
-LVCMOS / LVTTL
F
Characteristic低频
S
YNTHESIZER WITH
F
ANOUT
B
UFFER
测试条件
最低
53.125
50
待定
20 ％至80％
300
50
t
期
/ 2 - 待定
t
期
/ 2 + TBD
700
典型
最大
125
单位
兆赫
ps
ps
ps
%
ps
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
F
OUT
输出频率
周期到周期抖动;注2：
输出偏斜;注： 1 ， 2
输出上升/下降时间
输出占空比
输出脉冲宽度
t
JIT （ CC ）
t
SK （ O）
t
R
/ t
F
ODC
t
PW
PLL锁定时间
1
ms
t
LOCK
参见参数测量信息部分。
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
T
ABLE
5B 。 AC - C
极特
,
V
DD
= V
DDA
= 3.3V ± 5%, V
DDO
= 2.5V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
F
OUT
输出频率
周期到周期抖动;注2：
输出偏斜;注： 1 ， 2
输出上升/下降时间
输出占空比
输出脉冲宽度
t
期
/ 2 - 待定
20 ％至80％
300
50
t
期
/ 2 + TBD
测试条件
最低
53.125
30
待定
700
典型
最大
125
单位
兆赫
ps
ps
ps
%
ps
t
JIT （ CC ）
t
SK （ O）
t
R
/ t
F
ODC
t
PW
PLL锁定时间
1
ms
t
LOCK
参见参数测量信息部分。
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
T
ABLE
5C 。 AC - C
极特
,
V
DD
= V
DDA
= 3.3V ± 5%, V
DDO
= 1.8V ± 0.15V ，T
A
= 0°C
TO
70°C
符号参数
F
OUT
输出频率
周期到周期抖动;注2：
输出偏斜;注： 1 ， 2
输出上升/下降时间
输出占空比
输出脉冲宽度
t
期
/ 2 - 待定
20 ％至80％
300
50
t
期
/ 2 + TBD
测试条件
最低
53.125
30
待定
700
典型
最大
125
单位
兆赫
ps
ps
ps
%
ps
t
JIT （ CC ）
t
SK （ O）
t
R
/ t
F
ODC
t
PW
PLL锁定时间
1
ms
t
LOCK
参见参数测量信息部分。
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
84025EM
www.icst.com/products/hiperclocks.html
4
REV 。一个2003年4月16日
初步
集成
电路
系统公司
ICS84025
C
RYSTAL
-
TO
-LVCMOS / LVTTL
F
Characteristic低频
S
YNTHESIZER WITH
F
ANOUT
B
UFFER
T
YPICAL
P
HASE
N
OISE
0
-10
-20
-30
-40
-50
25MHz的输入
RMS相位噪声抖动
12K至20MHz = 3.5ps （典型值）
P
HASE
N
OISE
-60
(
dBc的
)
H
Z
-70
-80
-90
-100
-110
-120
-130
-140
-150
10
100
125MHz
62.5MHz
1k
10k
100k
1M
10M
O
FFSET
F
Characteristic低频
(H
Z
)
0
-10
-20
-30
-40
-50
25.5MHz输入
RMS相位噪声抖动
12K至20MHz = 3.5ps （典型值）
P
HASE
N
OISE
-60
(
dBc的
)
H
-70
-80
-90
-100
-110
-120
-130
-140
-150
10
100
106.25MHz
53.125MHz
Z
1k
10k
100k
1M
10M
O
FFSET
F
Characteristic低频
(H
Z
)
84025EM
www.icst.com/products/hiperclocks.html
5
REV 。一个2003年4月16日
QQ：2881677436 复制
