初步
集成
电路
系统公司
ICS840024I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
F
EATURES
四LVCMOS / LVTTL输出， 15Ω的典型输出阻抗
可选的晶体振荡器接口
或LVCMOS单端输入
支持下列输出频率： 125MHz的
RMS相位抖动@ 125MHz的（ 1.875MHz - 20MHz的） ：
0.60ps （典型值）
输出供电方式：
核心/输出
3.3V/3.3V
3.3V/2.5V
2.5V/2.5V
-40 ° C至85°C的工作环境温度
G
ENERAL
D
ESCRIPTION
该ICS840024I是4输出LVCMOS / LVTTL
ICS
合成优化，产生以太网
HiPerClockS
参考时钟频率，并且是在一个构件
HiPerClockS
TM
系列高性能时钟
从IC解决方案。该ICS840024I使用ICS “ 3
rd
代低相位噪声的VCO技术，可以实现
1PS或更低的典型均方根随机相位抖动，很容易满足
以太网的抖动要求。该ICS840024I封装在一个
小型20引脚TSSOP封装。
B
LOCK
D
IAGRAM
OE上拉
nPLL_SEL
nXTAL_SEL
XTAL_IN
下拉
下拉
25MHz
P
IN
A
SSIGNMENT
nc
nc
nXTAL_SEL
TEST_CLK
OE
MR
nPLL_SEL
V
DDA
nc
V
DD
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
nc
GND
Q0
Q1
V
DDO
Q2
Q3
GND
XTAL_IN
XTAL_OUT
OSC
XTAL_OUT
TEST_CLK下拉
0
1
相
探测器
Q0
1
VCO
Q1
0
÷5
ICS840024I
Q2
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米
包体
M = 25 ÷ （固定）
Q3
G封装
顶视图
MR
下拉
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
840024AGI
www.icst.com/products/hiperclocks.html
REV 。一2004年12月16日
1
初步
集成
电路
系统公司
ICS840024I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
TYPE
描述
无连接。
晶体或TEST_CLK投入作为PLL的参考与选择
源。当HIGH ，选择TEST_CLK 。当低，选择XTAL
输入。 LVCMOS / LVTTL接口电平。
单端LVCMOS / LVTTL时钟输入。
输出使能引脚。高电平时，输出有效。当低时，
输出处于高阻抗状态。 LVCMOS / LVTTL接口电平。
高电平有效复位硕士。当逻辑高电平时，内部分隔为
复位使otuputs变为低电平。当逻辑低电平时，内部
分频器和输出被使能。 LVCMOS / LVTTL接口电平。
PLL旁路。当低电平时，输出从该VCO输出驱动。
高电平时， PLL被旁路，输出频率=
参考时钟频率/ N输出分频器。
LVCMOS / LVTTL接口电平。
模拟电源引脚。
核心供电引脚。
晶体振荡器接口。 XTAL_OUT是输出。
XTAL_IN是输入。
电源接地。
单端时钟输出。 LVCMOS / LVTTL接口电平。
15
典型的输出阻抗。
输出电源引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2, 9, 20
3
4
5
6
名字
nc
nXTAL_SEL
TEST_CLK
OE
MR
未使用
输入
输入
输入
输入
下拉
下拉
上拉
下拉
7
8
10
11,
12
13, 19
14, 15
17, 18
16
nPLL_SEL
V
DDA
V
DD
XTAL_OUT ，
XTAL_IN
GND
Q3, Q2,
Q1, Q0
V
DDO
输入
动力
动力
输入
动力
产量
动力
下拉
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
V
DD
, V
DDA
, V
DDO
= 3.465V
功率耗散电容
输入上拉电阻
输入下拉电阻
输出阻抗
V
DD
, V
DDA
= 3.465V, V
DDO
= 2.625V
V
DD
, V
DDA
, V
DDO
= 2.625V
测试条件
最低
典型
4
待定
待定
待定
51
51
15
最大
单位
pF
pF
pF
pF
K
K
840024AGI
www.icst.com/products/hiperclocks.html
2
REV 。一2004年12月16日
初步
集成
电路
系统公司
ICS840024I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DD
+ 0.5V
73.2 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DDD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
3.135
3.135
3.135
典型
3.3
3.3
3.3
75
6
3
最大
3.465
3.465
3.465
单位
V
V
V
mA
mA
mA
T
ABLE
3B 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
3.135
3.135
2.375
典型
3.3
3.3
2.5
75
6
3
最大
3.465
3.465
2.625
单位
V
V
V
mA
mA
mA
T
ABLE
3C 。 P
OWER
S
UPPLY
DC
极特
,
V
DDD
= V
DDA
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
2.375
2.375
2.375
典型
2.5
2.5
2.5
70
6
3
最大
2.625
2.625
2.625
单位
V
V
V
mA
mA
mA
840024AGI
www.icst.com/products/hiperclocks.html
REV 。一2004年12月16日
3
初步
集成
电路
系统公司
ICS840024I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
T
ABLE
3D 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V±5%
OR
2.5V±5%,
OR
V
DD
= V
DDA
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
V
IH
输入
高压
输入
低电压
输入
HIGH CURRENT
OE ， MR，
nPLL_SEL ， nXTAL_SEL ，
TEST_CLK
OE ， MR，
nPLL_SEL ， nXTAL_SEL ，
TEST_CLK
OE
nPLL_SEL ， MR，
nXTAL_SEL ， TEST_CLK
OE
I
IL
输入
低电流
nPLL_SEL ， MR，
nXTAL_SEL ， TEST_CLK
V
DD
= V
IN
= 3.465V或
2.625V
V
DD
= V
IN
= 3.465V或
2.625V
V
DD
= 3.465V或2.625V ，
V
IN
= 0V
V
DD
= 3.465V或2.625V ，
V
IN
= 0V
V
DDO
= 3.3V ± 5%
V
DDO
= 2.5V ± 5%
V
DDO
= 3.3V或2.5V ± 5％的
测试条件
最小典型
2
2
-0.3
-0.3
最大
V
DD
+ 0.3
V
DD
+ 0.3
0.8
1.3
5
150
-150
-5
2.6
1.8
0.5
单位
V
V
V
V
A
A
A
A
V
V
V
V
IL
I
IH
V
OH
V
OL
输出高电压;注1
输出低电压;注1
注1 ：输出端接50
到V
DDO
/ 2 。参见参数测量信息，输出负载测试电路。
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
注：使用一个18pF之并联谐振晶体特征。
测试条件
最低
典型
25
50
7
最大
单位
兆赫
pF
基本
840024AGI
www.icst.com/products/hiperclocks.html
4
REV 。一2004年12月16日
初步
集成
电路
系统公司
ICS840024I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
测试条件
最低
典型
125
待定
一体化范围
1.875MHz - 20MHz的
20 ％至80％
0.60
待定
400
最大
单位
兆赫
ps
ps
ms
ps
%
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
OUT
参数
输出频率
输出偏斜;注： 1 ， 3
RMS相位抖动（随机） ;
注2
PLL锁定时间
输出上升/下降时间
t
SK （ O）
t
JIT （ φ ）
t
L
t
R
/ t
F
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：请参考相位噪声图。
注3 ：此参数定义符合JEDEC标准65 。
T
ABLE
5B 。 AC - C
极特
,
V
DD
= V
DDA
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
OUT
参数
输出频率
输出偏斜;注： 1 ， 3
RMS相位抖动（随机） ;
注2
PLL锁定时间
输出上升/下降时间
一体化范围
1.875MHz - 20MHz的
20 ％至80％
测试条件
最低
典型
125
待定
0.55
待定
400
最大
单位
兆赫
ps
ps
ms
ps
%
t
SK （ O）
t
JIT （ φ ）
t
L
t
R
/ t
F
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：请参考相位噪声图。
注3 ：此参数定义符合JEDEC标准65 。
T
ABLE
5C 。 AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
OUT
参数
输出频率
输出偏斜;注： 1 ， 3
RMS相位抖动（随机） ;
注2
PLL锁定时间
输出上升/下降时间
一体化范围
1.875MHz - 20MHz的
20 ％至80％
测试条件
最低
典型
125
待定
0.50
待定
400
最大
单位
兆赫
ps
ps
ms
ps
%
t
SK （ O）
t
JIT （ φ ）
t
L
t
R
/ t
F
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：请参考相位噪声图。
注3 ：此参数定义符合JEDEC标准65 。
840024AGI
www.icst.com/products/hiperclocks.html
REV 。一2004年12月16日
5
初步
集成
电路
系统公司
ICS840024I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
F
EATURES
四LVCMOS / LVTTL输出， 15Ω的典型输出阻抗
可选的晶体振荡器接口
或LVCMOS单端输入
支持下列输出频率： 125MHz的
RMS相位抖动@ 125MHz的（ 1.875MHz - 20MHz的） ：
0.60ps （典型值）
输出供电方式：
核心/输出
3.3V/3.3V
3.3V/2.5V
2.5V/2.5V
-40 ° C至85°C的工作环境温度
G
ENERAL
D
ESCRIPTION
该ICS840024I是4输出LVCMOS / LVTTL
ICS
合成优化，产生以太网
HiPerClockS
参考时钟频率，并且是在一个构件
HiPerClockS
TM
系列高性能时钟
从IC解决方案。该ICS840024I使用ICS “ 3
rd
代低相位噪声的VCO技术，可以实现
1PS或更低的典型均方根随机相位抖动，很容易满足
以太网的抖动要求。该ICS840024I封装在一个
小型20引脚TSSOP封装。
B
LOCK
D
IAGRAM
OE上拉
nPLL_SEL
nXTAL_SEL
XTAL_IN
下拉
下拉
25MHz
P
IN
A
SSIGNMENT
nc
nc
nXTAL_SEL
TEST_CLK
OE
MR
nPLL_SEL
V
DDA
nc
V
DD
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
nc
GND
Q0
Q1
V
DDO
Q2
Q3
GND
XTAL_IN
XTAL_OUT
OSC
XTAL_OUT
TEST_CLK下拉
0
1
相
探测器
Q0
1
VCO
Q1
0
÷5
ICS840024I
Q2
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米
包体
M = 25 ÷ （固定）
Q3
G封装
顶视图
MR
下拉
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
840024AGI
www.icst.com/products/hiperclocks.html
REV 。一2004年12月16日
1
初步
集成
电路
系统公司
ICS840024I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
TYPE
描述
无连接。
晶体或TEST_CLK投入作为PLL的参考与选择
源。当HIGH ，选择TEST_CLK 。当低，选择XTAL
输入。 LVCMOS / LVTTL接口电平。
单端LVCMOS / LVTTL时钟输入。
输出使能引脚。高电平时，输出有效。当低时，
输出处于高阻抗状态。 LVCMOS / LVTTL接口电平。
高电平有效复位硕士。当逻辑高电平时，内部分隔为
复位使otuputs变为低电平。当逻辑低电平时，内部
分频器和输出被使能。 LVCMOS / LVTTL接口电平。
PLL旁路。当低电平时，输出从该VCO输出驱动。
高电平时， PLL被旁路，输出频率=
参考时钟频率/ N输出分频器。
LVCMOS / LVTTL接口电平。
模拟电源引脚。
核心供电引脚。
晶体振荡器接口。 XTAL_OUT是输出。
XTAL_IN是输入。
电源接地。
单端时钟输出。 LVCMOS / LVTTL接口电平。
15
典型的输出阻抗。
输出电源引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2, 9, 20
3
4
5
6
名字
nc
nXTAL_SEL
TEST_CLK
OE
MR
未使用
输入
输入
输入
输入
下拉
下拉
上拉
下拉
7
8
10
11,
12
13, 19
14, 15
17, 18
16
nPLL_SEL
V
DDA
V
DD
XTAL_OUT ，
XTAL_IN
GND
Q3, Q2,
Q1, Q0
V
DDO
输入
动力
动力
输入
动力
产量
动力
下拉
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
V
DD
, V
DDA
, V
DDO
= 3.465V
功率耗散电容
输入上拉电阻
输入下拉电阻
输出阻抗
V
DD
, V
DDA
= 3.465V, V
DDO
= 2.625V
V
DD
, V
DDA
, V
DDO
= 2.625V
测试条件
最低
典型
4
待定
待定
待定
51
51
15
最大
单位
pF
pF
pF
pF
K
K
840024AGI
www.icst.com/products/hiperclocks.html
2
REV 。一2004年12月16日
初步
集成
电路
系统公司
ICS840024I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DD
+ 0.5V
73.2 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DDD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
3.135
3.135
3.135
典型
3.3
3.3
3.3
75
6
3
最大
3.465
3.465
3.465
单位
V
V
V
mA
mA
mA
T
ABLE
3B 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
3.135
3.135
2.375
典型
3.3
3.3
2.5
75
6
3
最大
3.465
3.465
2.625
单位
V
V
V
mA
mA
mA
T
ABLE
3C 。 P
OWER
S
UPPLY
DC
极特
,
V
DDD
= V
DDA
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
2.375
2.375
2.375
典型
2.5
2.5
2.5
70
6
3
最大
2.625
2.625
2.625
单位
V
V
V
mA
mA
mA
840024AGI
www.icst.com/products/hiperclocks.html
REV 。一2004年12月16日
3
初步
集成
电路
系统公司
ICS840024I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
T
ABLE
3D 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V±5%
OR
2.5V±5%,
OR
V
DD
= V
DDA
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
V
IH
输入
高压
输入
低电压
输入
HIGH CURRENT
OE ， MR，
nPLL_SEL ， nXTAL_SEL ，
TEST_CLK
OE ， MR，
nPLL_SEL ， nXTAL_SEL ，
TEST_CLK
OE
nPLL_SEL ， MR，
nXTAL_SEL ， TEST_CLK
OE
I
IL
输入
低电流
nPLL_SEL ， MR，
nXTAL_SEL ， TEST_CLK
V
DD
= V
IN
= 3.465V或
2.625V
V
DD
= V
IN
= 3.465V或
2.625V
V
DD
= 3.465V或2.625V ，
V
IN
= 0V
V
DD
= 3.465V或2.625V ，
V
IN
= 0V
V
DDO
= 3.3V ± 5%
V
DDO
= 2.5V ± 5%
V
DDO
= 3.3V或2.5V ± 5％的
测试条件
最小典型
2
2
-0.3
-0.3
最大
V
DD
+ 0.3
V
DD
+ 0.3
0.8
1.3
5
150
-150
-5
2.6
1.8
0.5
单位
V
V
V
V
A
A
A
A
V
V
V
V
IL
I
IH
V
OH
V
OL
输出高电压;注1
输出低电压;注1
注1 ：输出端接50
到V
DDO
/ 2 。参见参数测量信息，输出负载测试电路。
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
注：使用一个18pF之并联谐振晶体特征。
测试条件
最低
典型
25
50
7
最大
单位
兆赫
pF
基本
840024AGI
www.icst.com/products/hiperclocks.html
4
REV 。一2004年12月16日
初步
集成
电路
系统公司
ICS840024I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
测试条件
最低
典型
125
待定
一体化范围
1.875MHz - 20MHz的
20 ％至80％
0.60
待定
400
最大
单位
兆赫
ps
ps
ms
ps
%
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
OUT
参数
输出频率
输出偏斜;注： 1 ， 3
RMS相位抖动（随机） ;
注2
PLL锁定时间
输出上升/下降时间
t
SK （ O）
t
JIT （ φ ）
t
L
t
R
/ t
F
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：请参考相位噪声图。
注3 ：此参数定义符合JEDEC标准65 。
T
ABLE
5B 。 AC - C
极特
,
V
DD
= V
DDA
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
OUT
参数
输出频率
输出偏斜;注： 1 ， 3
RMS相位抖动（随机） ;
注2
PLL锁定时间
输出上升/下降时间
一体化范围
1.875MHz - 20MHz的
20 ％至80％
测试条件
最低
典型
125
待定
0.55
待定
400
最大
单位
兆赫
ps
ps
ms
ps
%
t
SK （ O）
t
JIT （ φ ）
t
L
t
R
/ t
F
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：请参考相位噪声图。
注3 ：此参数定义符合JEDEC标准65 。
T
ABLE
5C 。 AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
OUT
参数
输出频率
输出偏斜;注： 1 ， 3
RMS相位抖动（随机） ;
注2
PLL锁定时间
输出上升/下降时间
一体化范围
1.875MHz - 20MHz的
20 ％至80％
测试条件
最低
典型
125
待定
0.50
待定
400
最大
单位
兆赫
ps
ps
ms
ps
%
t
SK （ O）
t
JIT （ φ ）
t
L
t
R
/ t
F
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：请参考相位噪声图。
注3 ：此参数定义符合JEDEC标准65 。
840024AGI
www.icst.com/products/hiperclocks.html
REV 。一2004年12月16日
5
QQ：2880707522 复制
