初步
集成
电路
系统公司
ICS840008-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-LVCMOS / LVTTL
F
Characteristic低频
S
YNTHESIZER
F
EATURES
八LVCMOS / LVTTL输出， 15Ω的典型输出阻抗
输出频率范围： 125MHz的 - 160MHz的
晶体振荡器接口，为25MHz - 32MHz的晶振
VCO范围：为500MHz - 640MHz
RMS相位抖动（ 1.875MHz - 20MHz的） ： 0.52ps （典型值）
输出偏斜： 150ps的（最大） （设计目标）
电压供电方式：
核心/输出
3.3V/3.3V
3.3V/2.5V
3.3V/1.8V
2.5V/2.5V
2.5V/1.8V
0 ° C至70 ° C的环境工作温度
可根据要求提供工业级温度信息
G
ENERAL
D
ESCRIPTION
该ICS840008-01是一个8输出LVCMOS / LVTTL
合成器设计成产生125MHz的供
HiPerClockS
千兆以太网应用的，并且是一个构件
在HiPerClocks
TM
系列高性能时钟
从IC解决方案。该ICS840008-01使用ICS “
第三代低相位噪声的VCO技术，可以实现
1PS或更低的典型均方根随机相位抖动，很容易满足
千兆以太网的抖动要求。该ICS840008-01是
封装在一个小型24引脚SSOP封装。
ICS
B
LOCK
D
IAGRAM
nPLL_SEL
下拉
P
IN
A
SSIGNMENT
V
DDO
nc
XTAL_OUT
XTAL_IN
V
DDA
OE
MR
nPLL_SEL
V
DD
nc
GND
nc
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
Q0
Q1
GND
Q2
Q3
V
DDO
Q4
Q5
GND
Q6
Q7
V
DDO
25MHz
XTAL_IN
1
相
探测器
VCO
500MHz的 -
640MHz
÷4
（FI固定的）
OSC
XTAL_OUT
0
8
8
Q0:Q7
÷20
（FI固定的）
ICS840008-01
24引脚SSOP ， 150MIL
3.9毫米X 8.65毫米X 1.5毫米
包体
了R封装
顶视图
MR
下拉
OE
上拉
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
840008AR-01
www.icst.com/products/hiperclocks.html
1
REV 。一个2005年4月7日
初步
集成
电路
系统公司
ICS840008-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-LVCMOS / LVTTL
F
Characteristic低频
S
YNTHESIZER
TYPE
动力
未使用
输入
动力
输入
输入
上拉
描述
输出电源引脚。
无连接。
水晶界面。 XTAL_OUT是输出，
XTAL_IN是输入。
模拟电源引脚。
输出使能。 LVCMOS / LVTTL接口电平
高电平有效复位硕士。当逻辑高电平时，内部分隔为
下拉复位引起的真正的输出变为低电平。当逻辑低电平时，内部
分频器和输出被使能。 LVCMOS / LVTTL接口电平。
在PLL和XTAL作为输入到分频器之间进行选择。
下拉高电平时，选择XTAL 。当低，选择PLL 。
LVCMOS / LVTTL接口电平。
核心供电引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 13, 19
2, 10, 12
3,
4
5
6
7
名字
V
DDO
nc
XTAL_OUT ，
XTAL_IN
V
DDA
OE
MR
8
9
nPLL_SEL
V
DD
输入
动力
11, 16, 22
GND
动力
电源接地。
14, 15, 17,
Q7, Q6, Q5,
单端outputs.15
Ω
阻抗。
18, 20, 21,
Q4, Q3, Q2,
OUPUT
LVCMOS / LVTTL接口电平。
23, 24
Q1, Q0
注意：
下拉和上拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
V
DDO
= 3.63V
功率耗散电容
输入上拉电阻
输入下拉电阻
输出阻抗
V
DDO
= 3.63V或2.625V
V
DDO
= 1.89V
V
DDO
= 2.625V
V
DDO
= 1.89V
测试条件
最低
典型
4
待定
待定
待定
51
51
15
待定
最大
单位
pF
pF
pF
pF
KΩ
KΩ
Ω
Ω
840001AR-01
www.icst.com/products/hiperclocks.html
2
REV 。一个2005年4月7日
初步
集成
电路
系统公司
ICS840008-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-LVCMOS / LVTTL
F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DD
+ 0.5V
73.1 ℃/ W（ 0 MPS ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= 3.3V±10%, V
DDO
= 3.3V±10%
OR
2.5V±5%
OR
1.8V±5%,
T
A
= 0°C
TO
70°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
2.97
2.97
2.97
2.375
1.71
典型
3.3
3.3
3.3
2.5
1.8
65
5
4
最大
3.63
3.63
3.63
2.625
1.89
单位
V
V
V
V
V
mA
mA
mA
T
ABLE
3B 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= 2.5V±5%, V
DDO
= 2.5V±5%
OR
1.8V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
2.375
2.375
2.375
1.71
典型
2.5
2.5
2.5
1.8
60
5
4
最大
2.625
2.625
2.625
1.89
单位
V
V
V
V
mA
mA
mA
840008AR-01
www.icst.com/products/hiperclocks.html
3
REV 。一个2005年4月7日
初步
集成
电路
系统公司
ICS840008-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-LVCMOS / LVTTL
F
Characteristic低频
S
YNTHESIZER
测试条件
OE ， MR，
PLL_SEL
OE ， MR，
PLL_SEL
先生，
nPLL_SEL
V
DD
= 3.3V ±10%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V ±10%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V ±10%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V ±10%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V ±10%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V ±10%
V
DD
= 2.5V ± 5%
V
DDO
= 3.3V ± 10%
V
DDO
= 2.5V ± 5%
V
DDO
= 1.8V ± 5%
V
DDO
= 3.3V ± 10％或2.5V ± 5％的
V
DDO
= 1.8V ± 5%
-5
-5
-150
-150
2.6
1.8
1.5
0.5
0.4
最低
2
1.7
-0.3
-0.3
典型
最大
V
DD
+ 0.3
V
DD
+ 0.3
1.3
0.7
150
150
5
5
单位
V
V
V
V
A
A
A
A
A
A
A
A
V
V
V
V
V
T
ABLE
3C 。 LVCMOS / LVTTL DC
极特
,
T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
参数
输入高电压
输入低电压
I
IH
输入高电流
OE
先生，
nPLL_SEL
I
IL
输入低电平电流
OE
V
OH
V
OL
输出高电压;注1
输出低电压：注1
注1 ：输出端接50
Ω
到V
DDO
/ 2 。参见参数测量部分， "Load测试Circuit"图。
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
注：使用一个18pF之并联谐振晶体特征。
25
测试条件
最低
典型
最大
32
50
7
单位
兆赫
兆赫
Ω
pF
基本
840001AR-01
www.icst.com/products/hiperclocks.html
4
REV 。一个2005年4月7日
初步
集成
电路
系统公司
ICS840008-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-LVCMOS / LVTTL
F
Characteristic低频
S
YNTHESIZER
测试条件
最低
125
待定
积分范围：
1.875MHz - 20MHz的
20 ％至80％
0.52
待定
550
典型
最大
160
单位
兆赫
ps
ps
ms
ps
%
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±10 ％ ，T
A
= 0°C
TO
70°C
符号
f
OUT
参数
输出频率
输出偏斜;注： 1 ， 3
RMS相位抖动（随机） ;
注2
PLL锁定时间
输出上升/下降时间
t
SK （ O）
t
JIT （ φ ）
t
L
t
R
/ t
F
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：请参考相位噪声曲线将跟随AC特性表。
注3 ：此参数定义符合JEDEC标准65 。
T
ABLE
5B 。 AC - C
极特
,
V
DD
= V
DDA
= 3.3V±10%, V
DDO
= 2.5V ±5％ ，T
A
= 0°C
TO
70°C
符号
f
OUT
参数
输出频率
输出偏斜;注： 1 ， 3
RMS相位抖动（随机） ;
注2
PLL锁定时间
输出上升/下降时间
积分范围：
1.875MHz - 20MHz的
20 ％至80％
测试条件
最低
125
待定
0.53
待定
600
典型
最大
160
单位
兆赫
ps
ps
ms
ps
%
t
SK （ O）
t
JIT （ φ ）
t
L
t
R
/ t
F
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：请参考相位噪声曲线将跟随AC特性表。
注3 ：此参数定义符合JEDEC标准65 。
T
ABLE
5C 。 AC - C
极特
,
V
DD
= V
DDA
= 3.3V±10%, V
DDO
= 1.8V ±5％ ，T
A
= 0°C
TO
70°C
符号
f
OUT
参数
输出频率
输出偏斜;注： 1 ， 3
RMS相位抖动（随机） ;
注2
PLL锁定时间
输出上升/下降时间
积分范围：
1.875MHz - 20MHz的
20 ％至80％
测试条件
最低
125
待定
0.49
待定
630
典型
最大
160
单位
兆赫
ps
ps
ms
ps
%
t
SK （ O）
t
JIT （ φ ）
t
L
t
R
/ t
F
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：请参考相位噪声曲线将跟随AC特性表。
注3 ：此参数定义符合JEDEC标准65 。
840008AR-01
www.icst.com/products/hiperclocks.html
5
REV 。一个2005年4月7日
初步
集成
电路
系统公司
ICS840008-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-LVCMOS / LVTTL
F
Characteristic低频
S
YNTHESIZER
F
EATURES
八LVCMOS / LVTTL输出， 15Ω的典型输出阻抗
输出频率范围： 125MHz的 - 160MHz的
晶体振荡器接口，为25MHz - 32MHz的晶振
VCO范围：为500MHz - 640MHz
RMS相位抖动（ 1.875MHz - 20MHz的） ： 0.52ps （典型值）
输出偏斜： 150ps的（最大） （设计目标）
电压供电方式：
核心/输出
3.3V/3.3V
3.3V/2.5V
3.3V/1.8V
2.5V/2.5V
2.5V/1.8V
0 ° C至70 ° C的环境工作温度
可根据要求提供工业级温度信息
G
ENERAL
D
ESCRIPTION
该ICS840008-01是一个8输出LVCMOS / LVTTL
合成器设计成产生125MHz的供
HiPerClockS
千兆以太网应用的，并且是一个构件
在HiPerClocks
TM
系列高性能时钟
从IC解决方案。该ICS840008-01使用ICS “
第三代低相位噪声的VCO技术，可以实现
1PS或更低的典型均方根随机相位抖动，很容易满足
千兆以太网的抖动要求。该ICS840008-01是
封装在一个小型24引脚SSOP封装。
ICS
B
LOCK
D
IAGRAM
nPLL_SEL
下拉
P
IN
A
SSIGNMENT
V
DDO
nc
XTAL_OUT
XTAL_IN
V
DDA
OE
MR
nPLL_SEL
V
DD
nc
GND
nc
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
Q0
Q1
GND
Q2
Q3
V
DDO
Q4
Q5
GND
Q6
Q7
V
DDO
25MHz
XTAL_IN
1
相
探测器
VCO
500MHz的 -
640MHz
÷4
（FI固定的）
OSC
XTAL_OUT
0
8
8
Q0:Q7
÷20
（FI固定的）
ICS840008-01
24引脚SSOP ， 150MIL
3.9毫米X 8.65毫米X 1.5毫米
包体
了R封装
顶视图
MR
下拉
OE
上拉
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
840008AR-01
www.icst.com/products/hiperclocks.html
1
REV 。一个2005年4月7日
初步
集成
电路
系统公司
ICS840008-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-LVCMOS / LVTTL
F
Characteristic低频
S
YNTHESIZER
TYPE
动力
未使用
输入
动力
输入
输入
上拉
描述
输出电源引脚。
无连接。
水晶界面。 XTAL_OUT是输出，
XTAL_IN是输入。
模拟电源引脚。
输出使能。 LVCMOS / LVTTL接口电平
高电平有效复位硕士。当逻辑高电平时，内部分隔为
下拉复位引起的真正的输出变为低电平。当逻辑低电平时，内部
分频器和输出被使能。 LVCMOS / LVTTL接口电平。
在PLL和XTAL作为输入到分频器之间进行选择。
下拉高电平时，选择XTAL 。当低，选择PLL 。
LVCMOS / LVTTL接口电平。
核心供电引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 13, 19
2, 10, 12
3,
4
5
6
7
名字
V
DDO
nc
XTAL_OUT ，
XTAL_IN
V
DDA
OE
MR
8
9
nPLL_SEL
V
DD
输入
动力
11, 16, 22
GND
动力
电源接地。
14, 15, 17,
Q7, Q6, Q5,
单端outputs.15
Ω
阻抗。
18, 20, 21,
Q4, Q3, Q2,
OUPUT
LVCMOS / LVTTL接口电平。
23, 24
Q1, Q0
注意：
下拉和上拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
V
DDO
= 3.63V
功率耗散电容
输入上拉电阻
输入下拉电阻
输出阻抗
V
DDO
= 3.63V或2.625V
V
DDO
= 1.89V
V
DDO
= 2.625V
V
DDO
= 1.89V
测试条件
最低
典型
4
待定
待定
待定
51
51
15
待定
最大
单位
pF
pF
pF
pF
KΩ
KΩ
Ω
Ω
840001AR-01
www.icst.com/products/hiperclocks.html
2
REV 。一个2005年4月7日
初步
集成
电路
系统公司
ICS840008-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-LVCMOS / LVTTL
F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DD
+ 0.5V
73.1 ℃/ W（ 0 MPS ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= 3.3V±10%, V
DDO
= 3.3V±10%
OR
2.5V±5%
OR
1.8V±5%,
T
A
= 0°C
TO
70°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
2.97
2.97
2.97
2.375
1.71
典型
3.3
3.3
3.3
2.5
1.8
65
5
4
最大
3.63
3.63
3.63
2.625
1.89
单位
V
V
V
V
V
mA
mA
mA
T
ABLE
3B 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= 2.5V±5%, V
DDO
= 2.5V±5%
OR
1.8V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
2.375
2.375
2.375
1.71
典型
2.5
2.5
2.5
1.8
60
5
4
最大
2.625
2.625
2.625
1.89
单位
V
V
V
V
mA
mA
mA
840008AR-01
www.icst.com/products/hiperclocks.html
3
REV 。一个2005年4月7日
初步
集成
电路
系统公司
ICS840008-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-LVCMOS / LVTTL
F
Characteristic低频
S
YNTHESIZER
测试条件
OE ， MR，
PLL_SEL
OE ， MR，
PLL_SEL
先生，
nPLL_SEL
V
DD
= 3.3V ±10%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V ±10%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V ±10%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V ±10%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V ±10%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V ±10%
V
DD
= 2.5V ± 5%
V
DDO
= 3.3V ± 10%
V
DDO
= 2.5V ± 5%
V
DDO
= 1.8V ± 5%
V
DDO
= 3.3V ± 10％或2.5V ± 5％的
V
DDO
= 1.8V ± 5%
-5
-5
-150
-150
2.6
1.8
1.5
0.5
0.4
最低
2
1.7
-0.3
-0.3
典型
最大
V
DD
+ 0.3
V
DD
+ 0.3
1.3
0.7
150
150
5
5
单位
V
V
V
V
A
A
A
A
A
A
A
A
V
V
V
V
V
T
ABLE
3C 。 LVCMOS / LVTTL DC
极特
,
T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
参数
输入高电压
输入低电压
I
IH
输入高电流
OE
先生，
nPLL_SEL
I
IL
输入低电平电流
OE
V
OH
V
OL
输出高电压;注1
输出低电压：注1
注1 ：输出端接50
Ω
到V
DDO
/ 2 。参见参数测量部分， "Load测试Circuit"图。
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
注：使用一个18pF之并联谐振晶体特征。
25
测试条件
最低
典型
最大
32
50
7
单位
兆赫
兆赫
Ω
pF
基本
840001AR-01
www.icst.com/products/hiperclocks.html
4
REV 。一个2005年4月7日
初步
集成
电路
系统公司
ICS840008-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-LVCMOS / LVTTL
F
Characteristic低频
S
YNTHESIZER
测试条件
最低
125
待定
积分范围：
1.875MHz - 20MHz的
20 ％至80％
0.52
待定
550
典型
最大
160
单位
兆赫
ps
ps
ms
ps
%
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±10 ％ ，T
A
= 0°C
TO
70°C
符号
f
OUT
参数
输出频率
输出偏斜;注： 1 ， 3
RMS相位抖动（随机） ;
注2
PLL锁定时间
输出上升/下降时间
t
SK （ O）
t
JIT （ φ ）
t
L
t
R
/ t
F
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：请参考相位噪声曲线将跟随AC特性表。
注3 ：此参数定义符合JEDEC标准65 。
T
ABLE
5B 。 AC - C
极特
,
V
DD
= V
DDA
= 3.3V±10%, V
DDO
= 2.5V ±5％ ，T
A
= 0°C
TO
70°C
符号
f
OUT
参数
输出频率
输出偏斜;注： 1 ， 3
RMS相位抖动（随机） ;
注2
PLL锁定时间
输出上升/下降时间
积分范围：
1.875MHz - 20MHz的
20 ％至80％
测试条件
最低
125
待定
0.53
待定
600
典型
最大
160
单位
兆赫
ps
ps
ms
ps
%
t
SK （ O）
t
JIT （ φ ）
t
L
t
R
/ t
F
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：请参考相位噪声曲线将跟随AC特性表。
注3 ：此参数定义符合JEDEC标准65 。
T
ABLE
5C 。 AC - C
极特
,
V
DD
= V
DDA
= 3.3V±10%, V
DDO
= 1.8V ±5％ ，T
A
= 0°C
TO
70°C
符号
f
OUT
参数
输出频率
输出偏斜;注： 1 ， 3
RMS相位抖动（随机） ;
注2
PLL锁定时间
输出上升/下降时间
积分范围：
1.875MHz - 20MHz的
20 ％至80％
测试条件
最低
125
待定
0.49
待定
630
典型
最大
160
单位
兆赫
ps
ps
ms
ps
%
t
SK （ O）
t
JIT （ φ ）
t
L
t
R
/ t
F
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：请参考相位噪声曲线将跟随AC特性表。
注3 ：此参数定义符合JEDEC标准65 。
840008AR-01
www.icst.com/products/hiperclocks.html
5
REV 。一个2005年4月7日
QQ：2880707522 复制
