初步
集成
电路
系统公司
ICS840004-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
F
EATURES
四LVCMOS / LVTTL输出,
典型15Ω输出阻抗
可选的晶体振荡器接口
或LVCMOS / LVTTL单端输入
输出频率范围: 56MHz - 175MHz的
VCO范围:为560MHz - 700MHz的
RMS在156.25MHZ ( 1.875MHz - 为20MHz )相位抖动:
0.52ps (典型值)的设计目标
相位噪声:
OFFSET
噪声功率
G
ENERAL
D
ESCRIPTION
该ICS840004-01是4输出LVCMOS / LVTTL
IC
S
合成优化,产生以太网
HiPerClockS
参考时钟的频率,并且是一个构件
在HiPerClocks
TM
家族的高性能
时钟解决方案,从ICS 。使用25MHz的, 18pF之
并联谐振晶体,以下频率可
基础上产生的2个频率选择引脚( F_SEL1 : 0 ) :
156.25MHz , 125MHz的,和中的62.5MHz 。该ICS840004-01用途
ICS “ 3
rd
代低相位噪声VCO技术,可以
实现1PS或更低的典型均方根随机相位抖动,很容易
满足以太网抖动要求。该ICS840004-01是
封装在一个小型20引脚TSSOP封装。
100Hz的............... -94.9 dBc的/赫兹
1kHz时............. -119.6 dBc的/赫兹
10kHz的............. -128.9 dBc的/赫兹
100kHz的............. -129.2 dBc的/赫兹
全3.3V或3.3V核心/ 2.5V输出电源模式
0 ° C至70 ° C的环境工作温度
提供标准和无铅符合RoHS标准
套餐
F
Characteristic低频
S
ELECT
F
油膏
T
ABLE
F_SEL1 F_SEL0
0
0
1
1
0
1
0
1
为
E
THERNET
F
核率
M / N
比值
6.25
5
2.5
5
输出频率
( 25MHz的参考文献)。
156.25
125
62.5
125
输入
M分频器N分频器
价值
价值
25
4
25
25
25
5
10
5
B
LOCK
D
IAGRAM
OE
上拉
F_SEL1 : 0上拉:上拉
nPLL_SEL下拉
nXTAL_SEL
XTAL_IN
下拉
25MHz
P
IN
A
SSIGNMENT
2
F_SEL0
nc
nXTAL_SEL
TEST_CLK
OE
MR
nPLL_SEL
V
DDA
nc
V
DD
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
F_SEL1
GND
Q0
Q1
V
DDO
Q2
Q3
GND
XTAL_IN
XTAL_OUT
OSC
XTAL_OUT
TEST_CLK下拉
0
F_SEL1 : 0
1
相
探测器
00
01
10
11
Q0
1
VCO
0
N
÷4
÷5
÷10
÷5
Q1
ICS840004-01
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米
包体
Q2
M = 25 ÷ (固定)
Q3
G封装
顶视图
MR
下拉
本文提供的初步信息代表了原型或试生产的产物。所提到的特征的基础上
最初的产品特性。集成电路系统公司( ICS)保留随时更改任何电路或规格的权利
恕不另行通知。
840004AG-01
www.icst.com/products/hiperclocks.html
REV 。 B 2006年1月3日
1
初步
集成
电路
系统公司
ICS840004-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
TYPE
描述
频率选择引脚。 LVCMOS / LVTTL接口电平。
无连接。
在CR石英晶体或TEST_CLK投入作为PLL的参考与选择
源。当HIGH ,选择TEST_CLK 。当低,选择XTAL输入。
LVCMOS / LVTTL接口电平。
单端LVCMOS / LVTTL时钟输入。
输出使能引脚。高电平时,输出有效。当低时,
输出处于高阻抗状态。 LVCMOS / LVTTL接口电平。
高电平有效复位硕士。当逻辑高电平时,内部分隔为
复位使otuputs变为低电平。当逻辑低电平时,内部分隔
并输出被使能。 MR的阿瑟化不影响加载男,
N,和T的值。 LVCMOS / LVTTL接口电平。
PLL旁路。当低电平时,输出从该VCO输出驱动。
高电平时, PLL被旁路,输出频率=基准
时钟频率/ N输出分频器。 LVCMOS / LVTTL接口电平。
模拟电源引脚。
核心供电引脚。
CR振荡器,石英晶体界面。 XTAL_OUT是输出。 XTAL_IN是输入。
电源接地。
单端时钟输出。 LVCMOS / LVTTL接口电平。
15
Ω
典型的输出阻抗。
输出电源引脚。
上拉
频率选择引脚。 LVCMOS / LVTTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2, 9
3
4
5
名字
F_SEL0
nc
nXTAL_SEL
TEST_CLK
OE
输入
未使用
输入
输入
输入
下拉
下拉
上拉
上拉
6
MR
输入
下拉
7
8
10
11,
12
13, 19
14, 15
17, 18
16
20
nPLL_SEL
V
DDA
V
DD
XTAL_OUT ,
XTAL_IN
GN
Q3, Q2,
Q1, Q0
V
DDO
F_SEL1
输入
动力
动力
输入
动力
产量
动力
输入
下拉
注意:
上拉
和
下拉
是指内部输入电阻。见表2 ,引脚特性,为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
功率耗散电容
输入上拉电阻
输入下拉电阻
输出阻抗
V
DD
, V
DDA
, V
DDO
= 3.465V
V
DD
, V
DDA
= 3.465V, V
DDO
= 2.625V
测试条件
最低
典型
4
待定
待定
51
51
15
最大
单位
pF
pF
pF
kΩ
kΩ
Ω
8400042AG-01
www.icst.com/products/hiperclocks.html
2
REV 。 B 2006年1月3日
初步
集成
电路
系统公司
ICS840004-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DD
+ 0.5V
73.2 ℃/ W( 0 LFPM )
-65 ℃150 ℃的
注:如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压,V
DD
输入,V
I
产出,V
O
封装的热阻抗,
θ
JA
贮藏温度,T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DDD
= V
DDA
= 3.3V±5%, V
DDO
= 3.3V±5%
OR
2.5V ±5% ,T
A
= 0°C
TO
70°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
3.135
3.135
3.135
2.375
典型
3.3
3.3
3.3
2.5
90
8
5
最大
3.465
3.465
3.465
2.625
单位
V
V
V
V
mA
mA
mA
T
ABLE
3B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDA
= 3.3V±5%, V
DDO
= 3.3V±5%
OR
2.5V ±5% ,T
A
= 0°C
TO
70°C
符号参数
V
IH
V
IL
I
IH
输入高电压
输入低电压
输入
HIGH CURRENT
输入
低电流
OE , F_SEL0 , F_SEL1
nPLL_SEL , MR,
nXTAL_SEL , TEST_CLK
OE , F_SEL0 , F_SEL1
nPLL_SEL , MR,
nXTAL_SEL , TEST_CLK
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
V
DDO
= 3.3V±5%
V
DDO
= 2.5V±5%
V
DDO
= 3.3V或2.5V ± 5%的
-150
-5
2.6
1.8
0.5
测试条件
最小典型
2
-0.3
最大
V
DD
+ 0.3
0.8
5
150
单位
V
V
A
A
A
A
V
V
V
I
IL
V
OH
V
OL
输出高电压;注1
输出低电压;注1
注1 :输出端接50
Ω
到V
DDO
/ 2 。参见参数测量信息,输出负载测试电路。
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻(ESR )
旁路电容
驱动电平
注:使用一个18pF之并联谐振CR石英晶体特点。
840004AG-01
www.icst.com/products/hiperclocks.html
REV 。 B 2006年1月3日
测试条件
最低
典型
25
最大
单位
兆赫
基本
50
7
1
Ω
pF
mW
3
初步
集成
电路
系统公司
ICS840004-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5% ,T
A
= 0°C
TO
70°C
符号
f
OUT
t
SK ( O)
参数
输出频率范围
输出偏斜;注: 1 , 3
156.25MHz @积分范围:
1.875MHz - 20MHz的
@ 125MHz的积分范围:
1.875MHz - 20MHz的
中的62.5MHz @积分范围:
1.875MHz - 20MHz的
20 %至80%
测试条件
最低
56
待定
0.52
0.65
0.55
待定
400
典型
最大
175
单位
兆赫
ps
ps
ps
ps
ms
ps
%
t
JIT ( φ )
RMS相位抖动(随机) ;
注2
t
L
t
R
/ t
F
PLL锁定时间
输出上升/下降时间
ODC
输出占空比
50
注1 :定义为输出之间的偏移,在相同的电源电压,并以相等的负载条件。
测量V
DDO
/2.
注2 :请参考相位噪声图。
注3 :此参数定义符合JEDEC标准65 。
T
ABLE
5B 。 AC - C
极特
,
V
DD
= V
DDA
= 3.3V±5%, V
DDO
= 2.5V ±5% ,T
A
= 0°C
TO
70°C
符号
f
OUT
t
SK ( O)
参数
输出频率范围
输出偏斜;注: 1 , 3
156.25MHz @积分范围:
1.875MHz - 20MHz的
@ 125MHz的积分范围:
1.875MHz - 20MHz的
中的62.5MHz @积分范围:
1.875MHz - 20MHz的
20 %至80%
测试条件
最低
56
待定
0.48
0.59
0.53
待定
450
典型
最大
175
单位
兆赫
ps
ps
ps
ps
ms
ps
%
t
JIT ( φ )
RMS相位抖动(随机) ;
注2
t
L
t
R
/ t
F
PLL锁定时间
输出上升/下降时间
ODC
输出占空比
50
注1 :定义为输出之间的偏移,在相同的电源电压,并以相等的负载条件。
测量V
DDO
/2.
注2 :请参考相位噪声图。
注3 :此参数定义符合JEDEC标准65 。
8400042AG-01
www.icst.com/products/hiperclocks.html
4
REV 。 B 2006年1月3日
初步
集成
电路
系统公司
ICS840004-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
T
YPICAL
P
HASE
N
OISE AT
62.5MH
Z
@3.3V
0
-10
-20
-30
-40
-50
1Gb的以太网过滤器
62.5MHz
RMS相位抖动(随机)
1.875MHz到20MHz = 0.55ps (典型值)
N
OISE
P
OWER
dBc的
Hz
-60
-70
-80
-90
-100
-110
原始相位噪声数据
-120
-130
-140
-150
-170
-180
-190
100
1k
-160
相位噪声加入结果
1Gb的以太网过滤原始数据
10k
100k
1M
10M
100M
O
FFSET
F
Characteristic低频
(H
Z
)
T
YPICAL
P
HASE
N
OISE AT
62.5MH
Z
@2.5V
0
-20
-30
-40
-50
1Gb的以太网过滤器
62.5MHz
RMS相位抖动(随机)
1.875MHz到20MHz = 0.53ps (典型值)
-10
N
OISE
P
OWER
dBc的
Hz
-60
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
100
1k
10k
原始相位噪声数据
相位噪声加入结果
1Gb的以太网过滤原始数据
100k
1M
10M
100M
REV 。 B 2006年1月3日
O
FFSET
F
Characteristic低频
(H
Z
)
840004AG-01
www.icst.com/products/hiperclocks.html
5