集成
电路
系统公司
ICS839893I
L
OW
S
KEW
, 1-
TO
-13
LVCMOS / LVTTL B
UFFER
D
IVIDER
F
EATURES
13 LVCMOS / LVTTL输出： 3银行（ 6,6 ，每输出1
银行分别）
可选CLK0或CLK1 LVCMOS / LVTTL时钟输入
CLK0 ， CLK1支持以下输入类型：
LVCMOS ， LVTTL
最大输出频率： 250MHz的
输出偏斜： 40ps的（最大） ，在银行
全3.3V或2.5V工作电源
-40 ° C至85°C的工作环境温度
有两种，标准及RoHS /无铅兼容
套餐
G
ENERAL
D
ESCRIPTION
该ICS839893I是一个高性能的1至
13 LVCMOS / LVTTL缓冲/分，是
HiPerClockS
在HiPerClockS 系列高成员
从ICS性能的时钟解决方案。该
器件具有两个可选的LVCMOS / LVTTL
时钟输入，并生成13个新LVCMOS / LVTTL时钟
输出。六个输出第一行提供除以1 ，2，4 ，
8或16的6输出的第二堤岸可以被配置为
相同的分频比为第一银行，或与另外的
分频2 。第2银行可以将其置于高
具有低的就断言阻抗输出状态
NOE / MR输入。一个附加的输出可被构造
到分频4,6 ， 8或16，这个装置是功能性全
3.3V或2.5V充分供应。
IC
S
S
IMPLIFIED
B
LOCK
D
IAGRAM
NOE / MR
P
IN
A
SSIGNMENT
V
DD
nc
REF_SEL
nc
GND
FSEL0
FSEL1
GND
FSEL2
FSEL3
NOE / MR
V
DD
FSEL0 FSEL1 FSEL2 QA
FSEL0 FSEL1 FSEL2 QA
0
0
0
÷1
0
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
÷1
÷2
÷2
÷4
÷2
÷16
÷8
÷4
CLK0
CLK1
REF_SEL
0
1
0
0
0
1
1
1
1
Q
0
÷2
FSEL0 FSEL1 FSEL2 QC
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
÷8
÷8
÷6
÷8
÷4
÷16
÷8
÷4
1
Q
Q
GND
QA0 ： QA5 QA0
QA1
V
DDO
_
A
GND
QA2
QB0 ： QB5 QA3
V
DDO
_
A
GND
QA4
QA5
V
DDO
_
A
QC
36 35 34 33 32 31 30 29 28 27 26 25
37
24
38
23
39
22
40
21
41
20
采用48引脚LQFP
42
采用7mm x 7mm X 1.4毫米
19
43
18
体包
17
44
Y封装
45
16
46
15
顶视图
14
47
48
13
1 2 3 4 5 6 7 8 9 10 11 12
ICS839893I
GND
QB0
QB1
V
DDO
_
B
GND
QB2
QB3
V
DDO
_
B
GND
QB4
QB5
V
DDO
_
B
FSEL [0： 2]
FSEL3
839893AYI
www.icst.com/products/hiperclocks.html
1
GND
QC
nc
nc
V
DDO
_
C
CLK0
CLK1
V
DD
nc
nc
nc
GND
REV 。一个2005年8月8日
集成
电路
系统公司
ICS839893I
L
OW
S
KEW
, 1-
TO
-13
LVCMOS / LVTTL B
UFFER
D
IVIDER
TYPE
动力
产量
未使用
动力
输入
动力
动力
产量
描述
供应地。
银行C的输出。 LVCMOS / LVTTL接口电平。
无连接。
输出电源引脚银行C的输出。
下拉LVCMOS / LVTTL时钟输入。
核心供电引脚。
输出电源引脚银行B输出。
B银行的输出。 LVCMOS / LVTTL接口电平。
高电平有效复位硕士。低电平有效输出使能。
当逻辑低电平时，内部分隔和输出是
下拉启用。当逻辑高电平时，内部分频器复位并
输出为三态（ HIZ）功能。 LVCMOS / LVTTL接口
的水平。
下拉
时钟频率的选择和时钟分频器的配置
模式。 LVCMOS / LVTTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 12, 16, 20, 24, 29,
32, 37, 41, 45
2
3, 4, 9, 10, 11, 33, 35
5
6, 7
8, 25, 36
13, 17, 21
14, 15,
18, 19,
22, 23
名字
GND
QC
nc
V
DDO_C
CLK0 ， CLK1
V
DD
V
DDO_B
QB5 ， QB4
QB3 ， QB2
QB1 ， QB0
26
NOE / MR
输入
27,
28,
30,
31
34
38, 39
42, 43,
46, 47
40, 44, 48
FSEL3,
FSEL2,
FSEL1,
FSEL0
REF_SEL
QA0 ， QA1 ，
QA2 ， QA3 ，
QA4 ， QA5
V
DDO_A
输入
输入
选择PRIMAR 参考时钟。当低，选择CLK0
下拉的PRIMAR Y时钟源。当HIGH ，选择CLK1作为
PRIMAR Y时钟源。 LVCMOS / LVTTL接口电平。
银行A输出。 LVCMOS / LVTTL接口电平。
输出电源引脚银行A输出。
产量
动力
注意：
下拉
指的是内部的输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
下拉
C
PD
R
OUT
参数
输入电容
输入下拉电阻
功率耗散电容
（每路输出）
输出继电器阻抗
V
DD
= V
DDA
= V
DDO_x
= 3.465V
V
DD
= V
DDA
= V
DDO_x
= 2.625V
测试条件
最低
典型
4
51
9
9
14
最大
单位
pF
kΩ
pF
pF
Ω
注： V
DDO_x
表示V
DDO_A
, V
DDO_B
, V
DDO
_
C.
839893AYI
www.icst.com/products/hiperclocks.html
2
REV 。一个2005年8月8日
集成
电路
系统公司
ICS839893I
L
OW
S
KEW
, 1-
TO
-13
LVCMOS / LVTTL B
UFFER
D
IVIDER
输出
FSEL3
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
FREF范围
（兆赫）
DC - 250
DC - 250
DC - 250
DC - 250
DC - 250
DC - 250
DC - 250
DC - 250
QAx
fQAx （兆赫）
FREF ÷ 1
FREF - 2
FREF - 2
FREF ÷ 4
FREF - 2
FREF ÷ 16
FREF ÷ 8
FREF ÷ 4
QBX
fQBx （兆赫）
FREF ÷ 1
FREF - 2
FREF - 2
FREF ÷ 4
FREF - 2
FREF ÷ 4
FREF ÷ 4
FREF ÷ 8
FREF - 2
FREF ÷ 4
FREF ÷ 16
FREF ÷ 32
FREF ÷ 8
FREF ÷ 16
FREF ÷ 4
FREF ÷ 8
QC
fQC0 （兆赫）
FREF ÷ 8
FREF ÷ 8
FREF ÷ 6
FREF ÷ 8
FREF ÷ 4
FREF ÷ 16
FREF ÷ 8
FREF ÷ 4
T
ABLE
3. C
LOCK
F
Characteristic低频
F
油膏
T
ABLE
输入
FSEL0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
FSEL1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
FSEL2
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
839893AYI
www.icst.com/products/hiperclocks.html
REV 。一个2005年8月8日
3
集成
电路
系统公司
ICS839893I
L
OW
S
KEW
, 1-
TO
-13
LVCMOS / LVTTL B
UFFER
D
IVIDER
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DDO_x
+ 0.5V
47.9 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDO_A
= V
DDO_B
= V
DDO_C
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
V
DD
核心供电电压
V
DDO_A ，
V
DDO_B ，
V
DDO_C
I
DD
I
DDO_A ，
I
DDO_B ，
I
DDO_C
输出电源电压
电源电流
输出电源电流
测试条件
最低
3.135
3.135
典型
3.3
3. 3
最大
3.465
3.465
155
20
单位
V
V
mA
mA
T
ABLE
4B 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDO_A
= V
DDO_B
= V
DDO_C
= 2.5±5%, T
A
= -40°C
TO
85°C
符号参数
V
DD
V
DDO_A ，
V
DDO_B ，
V
DDO_C
I
DD
I
DDO_A ，
I
DDO_B ，
I
DDO_C
核心供电电压
输出电源电压
电源电流
输出电源电流
测试条件
最低
2.375
2.375
典型
2. 5
2.5
最大
2.625
2.625
150
20
单位
V
V
mA
mA
839893AYI
www.icst.com/products/hiperclocks.html
4
REV 。一个2005年8月8日
集成
电路
系统公司
ICS839893I
L
OW
S
KEW
, 1-
TO
-13
LVCMOS / LVTTL B
UFFER
D
IVIDER
测试条件
V
DD
= 3.3V
V
DD
= 3.3V
V
DD
= V
IN
= 3.465V
最小典型
2
-0.3
最大
V
DD
+ 0.3
0.8
20 0
单位
V
V
A
T
ABLE
4C 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDO_A
= V
DDO_B
= V
DDO_C
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
V
IH
V
IL
I
IH
输入高电压
输入低电压
CLK0 ， CLK1 ，
输入高电流NOE / MR， REF_SEL
FSEL0 ： FSEL3
CLK0 ， CLK1 ，
输入低电平电流NOE / MR， REF_SEL
FSEL0 ： FSEL3
输出高电压;注1
I
IL
V
OH
V
DD
= 3.465V, V
IN
= 0V
-5
2.6
0.5
A
V
V
V
OL
输出低电压;注1
注1 ：输出端接50
Ω
到V
DDO_x
/ 2 。参见参数测量信息，
3.3V输出负载测试电路框图。
T
ABLE
4D 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDO_A
= V
DDO_B
= V
DDO_C
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
V
IH
V
IL
I
IH
输入高电压
输入低电压
CLK0 ， CLK1 ，
NOE / MR， REF_SEL
FSEL0 ： FSEL3
CLK0 ， CLK1 ，
输入低电平电流NOE / MR， REF_SEL
FSEL0 ： FSEL3
输出高电压;注1
输入高电流
输出低电压;注1
V
DD
= V
IN
= 2.625V
测试条件
最小典型
1.7
-0.3
最大
V
DD
+ 0.3
0.7
200
单位
V
V
A
I
IL
V
OH
V
OL
V
DD
= 2.625V, V
IN
= 0V
-5
1.8
0.5
A
V
V
注1 ：输出端接50
Ω
到V
DDO_x
/ 2 。参见参数测量信息，
2.5V输出负载测试电路框图。
839893AYI
www.icst.com/products/hiperclocks.html
REV 。一个2005年8月8日
5
QQ：2881677436 复制
