集成
电路
系统公司
ICS83947I-147
L
OW
S
KEW
, 1-
TO
-9
LVCMOS / LVTTL F
ANOUT
B
UFFER
F
EATURES
9 LVCMOS / LVTTL输出
选择CLK0和CLK1可以接受以下
输入电平： LVCMOS和LVTTL
最大输出频率： 250MHz的
输出偏斜： 115ps （最大）
部分到部分歪斜： 500PS （最大值）
附加相位抖动， RMS ： 0.02ps （典型值） @ 3.3V
全3.3V或2.5V工作电源
-40 ° C至85°C的工作环境温度
引脚与MPC947兼容
G
ENERAL
D
ESCRIPTION
该ICS83947I -147是一种低歪斜， 1至9
LVCMOS / LVTTL扇出缓冲器和成员
HiPerClockS
在HiPerClockS 系列高性能的
从ICS时钟解决方案。低阻抗
LVCMOS / LVTTL输出设计用于驱动50Ω
串联或并联端接的传输线。有效
扇出可以从9增加到18利用的能力
输出驱动两个串联端接线路。
ICS
保证输出部分，以部分偏移特性使
在ICS83947I -147非常适用于高性能， 3.3V或2.5V
单端应用程序。
B
LOCK
D
IAGRAM
CLK_EN
D
Q
LE
CLK0
CLK1
0
P
IN
A
SSIGNMENT
GND
GND
GND
V
DDO
V
DDO
Q0
Q1
Q2
32 31 30 29 28 27 26 25
Q0
GND
CLK_SEL
Q1
CLK0
CLK1
CLK_EN
Q3
Q4
Q5
Q6
Q7
Q8
OE
V
DD
GND
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
GND
V
DDO
Q8
GND
Q7
V
DDO
Q6
GND
24
23
22
GND
Q3
V
DDO
Q4
GND
Q5
V
DDO
GND
1
CLK_SEL
Q2
ICS83947I-147
21
20
19
18
17
32引脚LQFP
采用7mm x 7mm X 1.4毫米包体
Y封装
顶视图
OE
83947AYI-147
http://www.icst.com/products/hiperclocks.html
1
REV 。一个2004年9月24日
集成
电路
系统公司
ICS83947I-147
L
OW
S
KEW
, 1-
TO
-9
LVCMOS / LVTTL F
ANOUT
B
UFFER
名字
GND
TYPE
动力
输入
输入
输入
输入
动力
上拉
描述
电源接地。
时钟选择输入。当HIGH ，选择CLK1 。当低，
选择CLK0 。 LVCMOS / LVTTL接口电平。
上拉参考时钟输入。 LVCMOS / LVTTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 8, 9, 12, 16, 17,
20, 24, 25, 29, 32
2
3, 4
5
6
7
CLK_SEL
CLK0 ， CLK1
CLK_EN
OE
V
DD
拉时钟使能。 LVCMOS / LVTTL接口电平。
上拉输出使能。 LVCMOS / LVTTL接口电平。
核心供电引脚。
10, 14, 18, 22, 27, 31
V
DDO
动力
输出电源引脚。
Q0通Q8时钟输出。
11, 13, 15, 19, 21,
Q8, Q7, Q6, Q5,
产量
23, 26, 28, 30
Q4, Q3, Q2, Q1, Q0
LVCMOS / LVTTL接口电平。
注意：
上拉
指的是内部的输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
OUT
参数
输入电容
功率耗散电容
（每路输出）
输入上拉电阻
输出阻抗
测试条件
最低
典型
4
12
51
7
最大
单位
pF
pF
K
T
ABLE
3. O
安输出
E
NABLE
控制输入
OE
0
1
1
CLK_EN
X
0
1
和
C
LOCK
E
NABLE
F
油膏
T
ABLE
产量
Q0:Q8
高阻
低
如下CLK输入
83947AYI-147
http://www.icst.com/products/hiperclocks.html
2
REV 。一个2004年9月24日
集成
电路
系统公司
ICS83947I-147
L
OW
S
KEW
, 1-
TO
-9
LVCMOS / LVTTL F
ANOUT
B
UFFER
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DDO
+ 0.5V
47.9 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDO
= 3.3V±0.3V
OR
2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
V
DD
V
DDO
I
DD
I
DDO
核心供电电压
输出电源电压
输入电源电流
输出电源电流
测试条件
最低
3.0
2.375
3.0
2.375
典型
3.3
2.5
3.3
2.5
最大
3.6
2.625
3.6
2.625
50
9
单位
V
V
V
V
mA
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDO
= 3.3V ± 0.3V ，T
A
= -40°C
TO
85°C
符号参数
V
IH
V
IL
I
IN
V
OH
输入高电压
输入低电压
输入电流
CLK0 ， CLK1 ， OE ，
CLK_SEL ， CLK_EN
I
OH
= -20mA
-100
2.5
测试条件
最低
2
典型
最大
3.6
0.8
单位
V
V
A
V
输出高电压;注1
V
OL
输出低电压;注1
I
OL
= 20mA下
0.4
V
注1 ：输出端接50
到V
DDO
/ 2 。参见参数测量信息科
3.3V输出负载测试
电路图。
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
V
IH
V
IL
I
IH
I
IL
V
OH
输入高电压
输入低电压
输入高电流
输入低电平电流
CLK0 ， CLK1
CLK_SEL ， CLK_EN ， OE
CLK0 ， CLK1 ， OE ，
CLK_SEL ， CLK_EN
CLK0 ， CLK1 ， OE ，
CLK_SEL ， CLK_EN
V
DD
= V
IN
= 2.625V
V
DD
= 32.625V,
V
IN
= 0V
-150
1.8
测试条件
最低
2
-0.3
-0.3
典型
最大
V
DD
+ 0.3
1.3
0.8
5
单位
V
V
V
A
A
V
输出高电压;注1
V
OL
输出低电压;注1
0.5
V
注1 ：输出端接50
到V
DDO
/ 2 。参见参数测量信息科
2.5V输出负载测试
电路图。
83947AYI-147
http://www.icst.com/products/hiperclocks.html
3
REV 。一个2004年9月24日
集成
电路
系统公司
ICS83947I-147
L
OW
S
KEW
, 1-
TO
-9
LVCMOS / LVTTL F
ANOUT
B
UFFER
测试条件
f
≤
250MHZ
测量
边@V上升
DDO
/2
测量
边@V上升
DDO
/2
（ 12kHz至20MHz ）
0.8V至2.0V
F > 133MHz的
f
≤
133MHz
0.2
t
期
/2 - 1
40
最低
2
典型
最大
250
4. 2
115
500
单位
兆赫
ns
ps
ps
ps
1
t
期
/2 + 1
60
10
10
0
ns
ns
%
ns
ns
ns
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DDO
= 3.3V ± 0.3V ，T
A
= -40°C
TO
85°C
符号参数
f
最大
输出频率
t
PD
传播延迟，注1
输出偏斜;注2： 5
帕吨至帕吨倾斜;注3 ， 5
缓冲添加剂相位抖动，
RMS ;请参考附加相位
抖动节
输出上升/下降时间
输出脉冲宽度
输出占空比
输出使能时间;注4
输出禁止时间;注4
时钟使能建立时间
t
SK （ O）
t
SK （PP）的
tjit （ θ ）
t
R
/ t
F
t
PW
ODC
t
EN
t
DIS
t
S
0.2
时钟使能保持时间
1
ns
t
S
在频率小于或等于250MHz的测量的所有参数，除非另有说明。
注1 ：从V测
DD
输入到V / 2的
DDO
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。测量V
DDO
/2.
注3 ：定义为偏移在不同的设备输出端在相同的电源电压和与操作之间
同等负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注4 ：这些参数由特性保证。在生产中测试。
注5 ：此参数定义符合JEDEC标准65 。
T
ABLE
5B 。 AC - C
极特
,
V
DD
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
输出频率
t
PD
传播延迟，注1
输出偏斜;注2： 5
帕吨至帕吨倾斜;注3 ， 5
缓冲添加剂相位抖动，
RMS ;请参考附加相位
抖动节
输出上升/下降时间
输出脉冲宽度
输出使能时间;注4
输出禁止时间;注4
时钟使能建立时间
0
测试条件
f
≤
250MHZ
测量
边@V上升
DDO
/2
测量
边@V上升
DDO
/2
（ 12kHz至20MHz ）
20% - 80%
300
t
期
/2 - 1.2
最低
2.4
典型
最大
250
4.5
130
600
0.1
800
t
期
/2 + 1.2
10
10
单位
兆赫
ns
ps
ps
ps
ps
ns
ns
ns
ns
t
SK （ O）
t
SK （PP）的
t
JIT （ φ ）
t
R
/ t
F
t
PW
t
EN
t
DIS
t
S
时钟使能保持时间
1
ns
t
S
在频率小于或等于250MHz的测量的所有参数，除非另有说明。
注1 ：从V测
DD
输入到V / 2的
DDO
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。测量V
DDO
/2.
注3 ：定义为偏移在不同的设备输出端在相同的电源电压和与操作之间
同等负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注4 ：这些参数由特性保证。在生产中测试。
注5 ：此参数定义符合JEDEC标准65 。
83947AYI-147
http://www.icst.com/products/hiperclocks.html
4
REV 。一个2004年9月24日
集成
电路
系统公司
ICS83947I-147
L
OW
S
KEW
, 1-
TO
-9
LVCMOS / LVTTL F
ANOUT
B
UFFER
A
DDITIVE
P
HASE
J
伊特尔
在1Hz的频带中的根本动力。当重
指定quired偏移，相位噪声被称为
dBc的
值，
这仅仅意味着在dBm的从基波指定的偏移量
精神。通过在频域调查抖动，我们得到了一个
所需要的应用上更好地理解它的作用
信号的整个时间记录。这在数学上是可能的
来计算给定的相位噪声图的预期的误码率。
在一个特定的频带内的频谱纯度从基波偏移
心理相比基波的功率被称为
dBc的相位噪声。
此值通常表示用
相位噪声图，是最常在许多特定的情节
应用程序。相位噪声定义为噪声的比值
目前电源在1Hz的乐队在距离乐趣指定的偏移量
damental频率为基波的功率值。这
比表示以分贝（ dBm的）或功率在一个比
0
-10
-20
-30
-40
-50
-60
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
1k
添加剂相位抖动， RMS
@
156.25MHz （ 12kHz至20MHz ）
= 0.02ps典型值3.3V
SSB P
HASE
N
OISE
dBc的/ H
Z
10k
100k
1M
10M
100M
O
FFSET
F
只读存储器
C
ARRIER
F
Characteristic低频
(H
Z
)
0
-10
-20
-30
-40
-50
-60
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
1k
添加剂相位抖动， RMS
@
156.25MHz （ 12kHz至20MHz ）
= 0.01ps典型值2.5V
SSB P
HASE
N
OISE
dBc的/ H
Z
10k
100k
1M
10M
100M
O
FFSET
F
只读存储器
C
ARRIER
F
Characteristic低频
(H
Z
)
与大多数时序规范，相位噪声测量
有问题。主要问题涉及到的局限性
设备。常的设备的本底噪声是高于
该装置的本底噪声。这上面的说明。 DE-的
83947AYI-147
副满足所显示的本底噪声，但实际上可以
低。相位噪声取决于输入信号源和
测量设备。
REV 。一个2004年9月24日
http://www.icst.com/products/hiperclocks.html
5
集成
电路
系统公司
ICS83947I-147
L
OW
S
KEW
, 1-
TO
-9
LVCMOS / LVTTL F
ANOUT
B
UFFER
F
EATURES
9 LVCMOS / LVTTL输出
选择CLK0和CLK1可以接受以下
输入电平： LVCMOS和LVTTL
最大输出频率： 250MHz的
输出偏斜： 115ps （最大）
部分到部分歪斜： 500PS （最大值）
附加相位抖动， RMS ： 0.02ps （典型值） @ 3.3V
全3.3V或2.5V工作电源
-40 ° C至85°C的工作环境温度
引脚与MPC947兼容
G
ENERAL
D
ESCRIPTION
该ICS83947I -147是一种低歪斜， 1至9
LVCMOS / LVTTL扇出缓冲器和成员
HiPerClockS
在HiPerClockS 系列高性能的
从ICS时钟解决方案。低阻抗
LVCMOS / LVTTL输出设计用于驱动50Ω
串联或并联端接的传输线。有效
扇出可以从9增加到18利用的能力
输出驱动两个串联端接线路。
ICS
保证输出部分，以部分偏移特性使
在ICS83947I -147非常适用于高性能， 3.3V或2.5V
单端应用程序。
B
LOCK
D
IAGRAM
CLK_EN
D
Q
LE
CLK0
CLK1
0
P
IN
A
SSIGNMENT
GND
GND
GND
V
DDO
V
DDO
Q0
Q1
Q2
32 31 30 29 28 27 26 25
Q0
GND
CLK_SEL
Q1
CLK0
CLK1
CLK_EN
Q3
Q4
Q5
Q6
Q7
Q8
OE
V
DD
GND
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
GND
V
DDO
Q8
GND
Q7
V
DDO
Q6
GND
24
23
22
GND
Q3
V
DDO
Q4
GND
Q5
V
DDO
GND
1
CLK_SEL
Q2
ICS83947I-147
21
20
19
18
17
32引脚LQFP
采用7mm x 7mm X 1.4毫米包体
Y封装
顶视图
OE
83947AYI-147
http://www.icst.com/products/hiperclocks.html
1
REV 。一个2004年9月24日
集成
电路
系统公司
ICS83947I-147
L
OW
S
KEW
, 1-
TO
-9
LVCMOS / LVTTL F
ANOUT
B
UFFER
名字
GND
TYPE
动力
输入
输入
输入
输入
动力
上拉
描述
电源接地。
时钟选择输入。当HIGH ，选择CLK1 。当低，
选择CLK0 。 LVCMOS / LVTTL接口电平。
上拉参考时钟输入。 LVCMOS / LVTTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 8, 9, 12, 16, 17,
20, 24, 25, 29, 32
2
3, 4
5
6
7
CLK_SEL
CLK0 ， CLK1
CLK_EN
OE
V
DD
拉时钟使能。 LVCMOS / LVTTL接口电平。
上拉输出使能。 LVCMOS / LVTTL接口电平。
核心供电引脚。
10, 14, 18, 22, 27, 31
V
DDO
动力
输出电源引脚。
Q0通Q8时钟输出。
11, 13, 15, 19, 21,
Q8, Q7, Q6, Q5,
产量
23, 26, 28, 30
Q4, Q3, Q2, Q1, Q0
LVCMOS / LVTTL接口电平。
注意：
上拉
指的是内部的输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
OUT
参数
输入电容
功率耗散电容
（每路输出）
输入上拉电阻
输出阻抗
测试条件
最低
典型
4
12
51
7
最大
单位
pF
pF
K
T
ABLE
3. O
安输出
E
NABLE
控制输入
OE
0
1
1
CLK_EN
X
0
1
和
C
LOCK
E
NABLE
F
油膏
T
ABLE
产量
Q0:Q8
高阻
低
如下CLK输入
83947AYI-147
http://www.icst.com/products/hiperclocks.html
2
REV 。一个2004年9月24日
集成
电路
系统公司
ICS83947I-147
L
OW
S
KEW
, 1-
TO
-9
LVCMOS / LVTTL F
ANOUT
B
UFFER
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DDO
+ 0.5V
47.9 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDO
= 3.3V±0.3V
OR
2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
V
DD
V
DDO
I
DD
I
DDO
核心供电电压
输出电源电压
输入电源电流
输出电源电流
测试条件
最低
3.0
2.375
3.0
2.375
典型
3.3
2.5
3.3
2.5
最大
3.6
2.625
3.6
2.625
50
9
单位
V
V
V
V
mA
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDO
= 3.3V ± 0.3V ，T
A
= -40°C
TO
85°C
符号参数
V
IH
V
IL
I
IN
V
OH
输入高电压
输入低电压
输入电流
CLK0 ， CLK1 ， OE ，
CLK_SEL ， CLK_EN
I
OH
= -20mA
-100
2.5
测试条件
最低
2
典型
最大
3.6
0.8
单位
V
V
A
V
输出高电压;注1
V
OL
输出低电压;注1
I
OL
= 20mA下
0.4
V
注1 ：输出端接50
到V
DDO
/ 2 。参见参数测量信息科
3.3V输出负载测试
电路图。
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
V
IH
V
IL
I
IH
I
IL
V
OH
输入高电压
输入低电压
输入高电流
输入低电平电流
CLK0 ， CLK1
CLK_SEL ， CLK_EN ， OE
CLK0 ， CLK1 ， OE ，
CLK_SEL ， CLK_EN
CLK0 ， CLK1 ， OE ，
CLK_SEL ， CLK_EN
V
DD
= V
IN
= 2.625V
V
DD
= 32.625V,
V
IN
= 0V
-150
1.8
测试条件
最低
2
-0.3
-0.3
典型
最大
V
DD
+ 0.3
1.3
0.8
5
单位
V
V
V
A
A
V
输出高电压;注1
V
OL
输出低电压;注1
0.5
V
注1 ：输出端接50
到V
DDO
/ 2 。参见参数测量信息科
2.5V输出负载测试
电路图。
83947AYI-147
http://www.icst.com/products/hiperclocks.html
3
REV 。一个2004年9月24日
集成
电路
系统公司
ICS83947I-147
L
OW
S
KEW
, 1-
TO
-9
LVCMOS / LVTTL F
ANOUT
B
UFFER
测试条件
f
≤
250MHZ
测量
边@V上升
DDO
/2
测量
边@V上升
DDO
/2
（ 12kHz至20MHz ）
0.8V至2.0V
F > 133MHz的
f
≤
133MHz
0.2
t
期
/2 - 1
40
最低
2
典型
最大
250
4. 2
115
500
单位
兆赫
ns
ps
ps
ps
1
t
期
/2 + 1
60
10
10
0
ns
ns
%
ns
ns
ns
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DDO
= 3.3V ± 0.3V ，T
A
= -40°C
TO
85°C
符号参数
f
最大
输出频率
t
PD
传播延迟，注1
输出偏斜;注2： 5
帕吨至帕吨倾斜;注3 ， 5
缓冲添加剂相位抖动，
RMS ;请参考附加相位
抖动节
输出上升/下降时间
输出脉冲宽度
输出占空比
输出使能时间;注4
输出禁止时间;注4
时钟使能建立时间
t
SK （ O）
t
SK （PP）的
tjit （ θ ）
t
R
/ t
F
t
PW
ODC
t
EN
t
DIS
t
S
0.2
时钟使能保持时间
1
ns
t
S
在频率小于或等于250MHz的测量的所有参数，除非另有说明。
注1 ：从V测
DD
输入到V / 2的
DDO
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。测量V
DDO
/2.
注3 ：定义为偏移在不同的设备输出端在相同的电源电压和与操作之间
同等负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注4 ：这些参数由特性保证。在生产中测试。
注5 ：此参数定义符合JEDEC标准65 。
T
ABLE
5B 。 AC - C
极特
,
V
DD
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
输出频率
t
PD
传播延迟，注1
输出偏斜;注2： 5
帕吨至帕吨倾斜;注3 ， 5
缓冲添加剂相位抖动，
RMS ;请参考附加相位
抖动节
输出上升/下降时间
输出脉冲宽度
输出使能时间;注4
输出禁止时间;注4
时钟使能建立时间
0
测试条件
f
≤
250MHZ
测量
边@V上升
DDO
/2
测量
边@V上升
DDO
/2
（ 12kHz至20MHz ）
20% - 80%
300
t
期
/2 - 1.2
最低
2.4
典型
最大
250
4.5
130
600
0.1
800
t
期
/2 + 1.2
10
10
单位
兆赫
ns
ps
ps
ps
ps
ns
ns
ns
ns
t
SK （ O）
t
SK （PP）的
t
JIT （ φ ）
t
R
/ t
F
t
PW
t
EN
t
DIS
t
S
时钟使能保持时间
1
ns
t
S
在频率小于或等于250MHz的测量的所有参数，除非另有说明。
注1 ：从V测
DD
输入到V / 2的
DDO
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。测量V
DDO
/2.
注3 ：定义为偏移在不同的设备输出端在相同的电源电压和与操作之间
同等负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注4 ：这些参数由特性保证。在生产中测试。
注5 ：此参数定义符合JEDEC标准65 。
83947AYI-147
http://www.icst.com/products/hiperclocks.html
4
REV 。一个2004年9月24日
集成
电路
系统公司
ICS83947I-147
L
OW
S
KEW
, 1-
TO
-9
LVCMOS / LVTTL F
ANOUT
B
UFFER
A
DDITIVE
P
HASE
J
伊特尔
在1Hz的频带中的根本动力。当重
指定quired偏移，相位噪声被称为
dBc的
值，
这仅仅意味着在dBm的从基波指定的偏移量
精神。通过在频域调查抖动，我们得到了一个
所需要的应用上更好地理解它的作用
信号的整个时间记录。这在数学上是可能的
来计算给定的相位噪声图的预期的误码率。
在一个特定的频带内的频谱纯度从基波偏移
心理相比基波的功率被称为
dBc的相位噪声。
此值通常表示用
相位噪声图，是最常在许多特定的情节
应用程序。相位噪声定义为噪声的比值
目前电源在1Hz的乐队在距离乐趣指定的偏移量
damental频率为基波的功率值。这
比表示以分贝（ dBm的）或功率在一个比
0
-10
-20
-30
-40
-50
-60
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
1k
添加剂相位抖动， RMS
@
156.25MHz （ 12kHz至20MHz ）
= 0.02ps典型值3.3V
SSB P
HASE
N
OISE
dBc的/ H
Z
10k
100k
1M
10M
100M
O
FFSET
F
只读存储器
C
ARRIER
F
Characteristic低频
(H
Z
)
0
-10
-20
-30
-40
-50
-60
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
1k
添加剂相位抖动， RMS
@
156.25MHz （ 12kHz至20MHz ）
= 0.01ps典型值2.5V
SSB P
HASE
N
OISE
dBc的/ H
Z
10k
100k
1M
10M
100M
O
FFSET
F
只读存储器
C
ARRIER
F
Characteristic低频
(H
Z
)
与大多数时序规范，相位噪声测量
有问题。主要问题涉及到的局限性
设备。常的设备的本底噪声是高于
该装置的本底噪声。这上面的说明。 DE-的
83947AYI-147
副满足所显示的本底噪声，但实际上可以
低。相位噪声取决于输入信号源和
测量设备。
REV 。一个2004年9月24日
http://www.icst.com/products/hiperclocks.html
5
QQ：2881677436 复制
