初步
集成
电路
系统公司
ICS83940-01
L
OW
S
KEW
, 1-
TO
-18
LVCMOS F
ANOUT
B
UFFER
F
EATURES
18 LVCMOS输出， 23Ω的典型输出阻抗
输出频率高达200MHz
100ps的输出偏移
部分之间的偏斜： 850ps
可选的LVCMOS或差分时钟输入
LVTTL / LVCMOS时钟选择输入
全3.3V ， 2.5V或混合3.3V，2.5V供电模式
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
G
ENERAL
D
ESCRIPTION
该ICS83940-01是一种低歪斜， 1至18扇出端数
缓冲器和HiPerClockS的成员
HiPerClockS
家族高性能时钟解决方案
ICS 。低阻抗LVCMOS输出
看跌期权是专为驱动50Ω串联或并联
端接的传输线。有效的扇出可以IN-
通过利用输出的能力从18折痕36
驱动两个串联端接线路。差分时钟
输入被设计成接受任何差分输入电平
包括LVPECL 。
,&6
该ICS83940-01的特点是在全3.3V ， 2.5V全和
混合3.3V输入和2.5V输出工作电源模式。
保证输出部分，以部分偏移特性
使ICS83940适合那些时钟分配的应用
系统蒸发散，要求明确的性能和可重复性。
B
LOCK
D
IAGRAM
P
IN
A
SSIGNMENT
VDDO
GND
Q0
Q1
Q2
Q3
Q4
Q5
CLK_SEL
CLK0
nCLK0
LVCMOS_CLK
GND
Q0
1
32 31 30 29 28 27 26 25
0
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
Q17
Q16
Q15
GND
Q14
Q13
Q12
VDDO
24
23
22
Q6
Q7
Q8
VDDO
Q9
Q10
Q11
GND
GND
LVCMOS_CLK
Q1 - Q16
CLK_SEL
CLK
NCLK
ICS83940-01
21
20
19
18
17
Q17
VDDI
VDDO
32引脚LQFP
Pacakge
采用7mm x 7mm X 1.4毫米包体
顶视图
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
83940AY-01
www.icst.com/products/hiperclocks.html
1
REV 。 2001年7月31日，
初步
集成
电路
系统公司
ICS83940-01
L
OW
S
KEW
, 1-
TO
-18
LVCMOS F
ANOUT
B
UFFER
名字
GND
TYPE
动力
输入
输入
输入
输入
动力
动力
产量
描述
输出电源地。连接到地面。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2, 12, 17, 25
3
4
5
6
7
8, 16, 21, 29
9, 10, 11, 13, 14,
15, 18, 19, 20, 22,
23, 24, 26, 27, 28,
30, 31, 32
LVCMOS_CLK
CLK_SEL
CLK
NCLK
VDDI
VDDO
Q17, Q16, Q15, Q14, Q13,
Q12, Q11, Q10, Q9, Q8,
Q7, Q6, Q5, Q4, Q3,
Q2, Q1, Q0
下拉时钟输入。 LVCMOS接口电平。
时钟选择输入。选择LVCMOS时钟输入
下拉时高。选择LVPECL时钟输入时
低。
非INVER婷差分时钟输入。任何差
下拉
接口名为水平。
INVER婷差分时钟输入。任何差
上拉
接口名为水平。
输入电源。连接到3.3V或2.5V 。
输出电源。连接到3.3V或2.5V 。
时钟输出。 23
典型的输出阻抗。
LVCMOS接口电平
T
ABLE
2. P
IN
C
极特
符号
CIN
参数
输入
电容
CLK0 ， nCLK0 ，
LVCMOS_CLK
CLK_SEL
VDDI ， VDDO = 3.465V
CPD
功率耗散电容
（每路输出）
输入上拉电阻
输入下拉电阻
输出阻抗
VDDI = 3.465V ，
VDDO = 2.625V
VDDI ， VDDO = 2.625V
RPULLUP
RPULLDOWN
大败
51
51
23
测试条件
最小典型
最大
4
4
单位
pF
pF
pF
pF
pF
K
K
83940AY-01
www.icst.com/products/hiperclocks.html
2
REV 。 2001年7月31日，
初步
集成
电路
系统公司
ICS83940-01
L
OW
S
KEW
, 1-
TO
-18
LVCMOS F
ANOUT
B
UFFER
时钟
CLK0 ， nCLK0
选
非选定
LVCMOS_CLK
非选定
选
T
ABLE
3A 。
LOCK
S
ELECT
F
油膏
T
ABLE
控制输入
CLK_SEL
0
1
T
ABLE
3B 。
LOCK
I
NPUT
F
油膏
T
ABLE
输入
CLK- SEL
0
0
0
0
0
0
1
LVCMOS_CLK
—
—
—
—
—
—
0
CLK0
0
1
0
1
偏见;注1
偏见;注1
—
nCLK0
1
0
偏见;注1
偏见;注1
0
1
—
输出
Q0通
Q17
低
高
低
高
高
低
低
输入到输出模式
差分至单端
差分至单端
单端单端
单端单端
单端单端
单端单端
单端单端
极性
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
INVER婷
INVER婷
非铟（Inver）婷
1
1
—
—
高
单端单端非铟（Inver）婷
注1 ：单端输入使用要求的差分输入之一偏颇。在偏置输入组的电压
对于单端输入的开关点。对于LVCMOS输入电平推荐的输入偏置网络是一个电阻
VDDI ，同等价值的接地电阻和输入地一个0.1μF的电容。由此产生的开关点
VDDI/2.
83940AY-01
www.icst.com/products/hiperclocks.html
3
REV 。 2001年7月31日，
初步
集成
电路
系统公司
ICS83940-01
L
OW
S
KEW
, 1-
TO
-18
LVCMOS F
ANOUT
B
UFFER
4.6V
-0.5V到VDD + 0.5 V
-0.5V到VDD + 0.5V
46 ℃/ W（ 0lfpm ）
-65 ℃150 ℃的
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压（VDD）
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
存储温度， TSTG
超出上述绝对最大额定值强调可能会造成永久性损坏设备。这些评级
只强调规范。产物在这些条件下或超出任何条件中所列出的功能操作
DC特性
or
AC特性
是不是暗示。暴露在绝对最大额定值条件下工作会
影响产品的可靠性。
T
ABLE
4A 。 DC
极特
,
VDDI = VDDO = 3.3V ± 5 ％ ，T
A
= 0°
TO
70°
符号参数
VDDI
VDDO
国际直拨电话
输入电源电压
输出电源电压
电源电流
VDDI = VDDO = 3.465V
测试条件
最低
3.135
3.135
典型
3.3
3.3
最大
3.465
3.465
70
单位
V
V
mA
T
ABLE
4B 。 LVCMOS DC
极特
,
VDDI = VDDO = 3.3V ± 5 ％ ，T
A
= 0°
TO
70°
符号参数
VIH
VIL
输入高电压
输入低电压
REF_CLK
CLK_SEL
REF_CLK
CLK_SEL
REF_CLK ，
CLK_SEL
REF_CLK ，
CLK_SEL
测试条件
VDDI = 3.465V
VDDI = 3.135V
VDDI = 3.135V
VDDI = VIN = 3.465V
VDDI = 3.465V ， VIN = 0V
VDDO = 3.135V ，
IOH = -20mA
VDDO = 3.135V ，
IOL = 20mA下
-5
2.4
0.6
最低
2
-0.3
-0.3
典型
最大
3.8
1.3
0.8
150
单位
V
V
V
A
A
V
V
IIH
IIL
VOH
VOL
输入高电流
输入低电平电流
输出高电压
输出低电压
T
ABLE
4C 。
。微分
DC
极特
,
VDDI = VDDO = 3.3V ± 5 ％ ，T
A
= 0°
TO
70°
符号参数
IIH
IIL
VP P
输入高电流
输入低电平电流
CLK0
nCLK0
CLK0
nCLK0
测试条件
VDDI = VIN = 3.465V
VDDI = VIN = 3.465V
VDDI = 3.465V ， VIN = 0V
VDDI = 3.465V ， VIN = 0V
-5
-150
1.3
VDD - 0.85
最低
典型
最大
150
5
单位
A
A
A
A
V
V
峰 - 峰值输入电压
0.15
输入共模电压;
VCMR
GND + 0.5
注1,2
注1 ：对于单端应用，最大输入电压为CLK0 ， nCLK0是VDD + 0.3V 。
注2 ：共模电压定义为VIH 。
83940AY-01
www.icst.com/products/hiperclocks.html
4
REV 。 2001年7月31日，
初步
集成
电路
系统公司
ICS83940-01
L
OW
S
KEW
, 1-
TO
-18
LVCMOS F
ANOUT
B
UFFER
测试条件
CLK ， NCLK
CLK ， NCLK
0
＆ LT ;
f
≤
200MHz
0
＆ LT ;
f
≤
200MHz
测量上升沿
@VDDO/2
测量上升沿
@VDDO/2
20 ％至80％ @ 50MHz的
20 ％至80％ @ 50MHz的
最小典型
2.3
最大
200
4
单位
兆赫
ns
ns
ps
ps
ns
ns
55
%
T
ABLE
5A 。 AC - C
极特
,
VDDI = VDDO = 3.3V ± 5 ％ ，T
A
= 0°
TO
70°
符号
FMAX
TPLH
的TPH1
TSK （ O）
TSK （ PP）
tR
tF
参数
最大输入频率
传播延迟;注1
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
输出上升时间
输出下降时间
100
850
ODC
输出占空比
45
50
所有参数测量的Fmax ，除非另有说明。
注1：从差分输入交叉点处VDDO / 2的输出。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
注3 ：定义为在不同的设备输出端在相同的电源电压工作之间的偏移，
以相等的负载条件，并使用同类型的输入。
注4 ：该参数定义符合JEDEC标准65 。
83940AY-01
www.icst.com/products/hiperclocks.html
5
REV 。 2001年7月31日，
QQ：2880707522 复制
