集成
电路
系统公司
ICS8344I
L
OW
S
KEW
, 1-
TO
-24
D
。微分
-
TO
-LVCMOS F
ANOUT
B
UFFER
F
EATURES
24 LVCMOS输出， 7Ω典型的输出阻抗
2个可选差分时钟输入对冗余时钟
应用
CLKX ， nCLKx对可以接受以下差分输入
级别： LVDS ， LVPECL ， LVHSTL ， SSTL ， HCSL
最大输出频率高达100MHz
任何转换单端输入信号与LVCMOS
在NCLK输入电阻偏置
多路输出使能引脚禁用未使用的输出在
减少扇出的应用
输出偏斜： 275ps （最大）
部分到部分偏斜： 600 ps的（最大）
银行偏斜： 150ps的（最大）
3.3V ， 2.5V或混合3.3V，2.5V工作电源模式
-40 ° C至85°C的工作环境温度
G
ENERAL
D
ESCRIPTION
该ICS8344I是一款低电压，低偏移扇出
缓冲器和HiPerClockS的成员
HiPerClockS
家族高性能时钟解决方案
ICS 。该ICS8344I有两个可选的IN-时钟
放。在CLK0 ， nCLK0和CLK1 ， nCLK1对
可以接受最标准的差分输入级。该
ICS8344I旨在把任何差分信号列弗
以埃尔斯LVCMOS电平。低阻抗LVCMOS输出
设计用于驱动50Ω串联或并联终止反
任务线。有效的扇出可通过提高至48
利用输出驱动两个串联termi-的能力
转换后的线路。冗余时钟应用程序可以利用的
双时钟输入。双时钟输入也便于板
水平测试。 ICS8344I的特点是在全3.3V ， 2.5V满
混合3.3V输入和2.5V输出工作电源模式。
,&6
保证输出部分，以部分偏移特性
使ICS8344I适合那些时钟分配的应用
系统蒸发散，要求明确的性能和可重复性。
B
LOCK
D
IAGRAM
P
IN
A
SSIGNMENT
Q8
Q9
V
DDO
GND
Q10
Q11
Q12
Q13
V
DDO
GND
Q14
Q15
CLK_SEL
CLK0
nCLK0
CLK1
nCLK1
Q16
Q17
V
DDO
GND
Q18
Q19
Q20
Q21
V
DDO
GND
Q22
Q23
0
1
Q0 - Q7
OE1
Q8 - Q15
OE2
Q16 - Q23
OE3
48 47 46 45 44 43 42 41 40 39 38 37
1
36
2
35
3
34
4
33
5
32
6
31
7
30
8
29
9
28
10
27
11
26
12
25
13 14 15 16 17 18 19 20 21 22 23 24
ICS8344I
Q7
Q6
V
DDO
GND
Q5
Q4
Q3
Q2
V
DDO
GND
Q1
Q0
48引脚LQFP
采用7mm x 7mm X 1.4毫米包体
Y封装
顶视图
8344BYI
www.icst.com/products/hiperclocks.html
1
OE1
OE2
OE3
CLK0
nCLK0
V
DD
GND
CLK1
nCLK1
V
DD
GND
CLK_SEL
REV 。一个2001年8月9日
集成
电路
系统公司
ICS8344I
L
OW
S
KEW
, 1-
TO
-24
D
。微分
-
TO
-LVCMOS F
ANOUT
B
UFFER
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2, 5, 6
7, 8, 11, 12
3, 9, 28,
34, 39, 45
4, 10, 14,18,
27, 33, 40, 46
13
1 5, 1 9
16
17
20
21
22
23
24
25, 26, 29, 30
31, 32, 35, 36
37, 38, 41, 42
43, 44, 47, 48
名字
Q16, Q17, Q18, Q19
Q20, Q21, Q22, Q23
V
DDO
GND
CLK_SEL
V
DD
nCLK1
CLK1
nCLK0
CLK0
OE3
OE2
OE1
Q0, Q1, Q2, Q3
Q4, Q5, Q6, Q7
Q8, Q9, Q10, Q11
Q12, Q13, Q14, Q15
TYPE
产量
动力
动力
输入
动力
输入
输入
输入
输入
输入
输入
输入
产量
产量
描述
Q16 Q23直通输出。 7
典型的输出阻抗。
输出电源引脚。连接3.3V或2.5V 。
电源接地。连接到地面。
时钟选择输入。当HIGH ，选择CLK1 ， nCLK1投入。
下拉低电平时，选择CLK0 ， nCLK0 。
LVTTL / LVCMOS接口电平。
正电源引脚。连接3.3V或2.5V 。
上拉
上拉
INVER婷差分时钟输入。
INVER婷差分时钟输入。
下拉非INVER婷差分时钟输入..
下拉非INVER婷差分时钟输入..
输出使能。控制启用和禁用输出
上拉
Q16通Q23 。
输出使能。控制启用和禁用输出
上拉
Q8通Q15 。
输出使能。控制启用和禁用输出
上拉
Q0通Q7 。
Q0通Q7输出。 7
典型的输出阻抗。
Q8通Q15输出。 7
典型的输出阻抗。
T
ABLE
2. P
IN
C
极特
符号
C
IN
参数
CLK0 ， nCLK0 ，
CLK1 ， nCLK1
输入
电容CLK_SEL ，
OE1 ， OE2 ， OE3
功率耗散电容
（每路输出）
输入上拉电阻
输入下拉电阻
输出阻抗
测试条件
最低
典型
最大
4
4
20
51
51
7
单位
pF
pF
pF
K
K
C
PD
R
上拉
R
下拉
R
OUT
8344BYI
www.icst.com/products/hiperclocks.html
2
REV 。一个2001年8月9日
集成
电路
系统公司
ICS8344I
L
OW
S
KEW
, 1-
TO
-24
D
。微分
-
TO
-LVCMOS F
ANOUT
B
UFFER
T
ABLE
3A 。
安输出
E
NABLE
F
油膏
T
ABLE
银行1
输入
OE1
0
1
产量
Q0-Q7
高阻
启用
输入
OE2
0
1
2银行
产量
Q8-Q15
高阻
启用
输入
OE3
0
1
3银行
产量
Q16-Q23
高阻
启用
T
ABLE
3B 。
LOCK
S
ELECT
F
油膏
T
ABLE
控制输入
CLK_SEL
0
1
CLK0 ， nCLK0
选
非选定
时钟
CLK1 ， nCLK1
非选定
选
T
ABLE
3C. C
LOCK
I
NPUTS
F
油膏
T
ABLE
输入
OE1 ， OE2 ， OE3
1
1
1
1
1
CLK
0
1
0
1
偏见;注1
NCLK
1
0
偏见;注1
偏见;注1
0
输出
Q0通Q23
低
高
低
高
高
输入到输出模式
差分至单端
差分至单端
单端至差分
单端至差分
单端至差分
极性
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
INVER婷
1
偏见;注1
1
低
单端至差分
INVER婷
注1 ：请参考应用信息第13页，图8中，其中讨论接线差
输入接受单端水平。
8344BYI
www.icst.com/products/hiperclocks.html
3
REV 。一个2001年8月9日
集成
电路
系统公司
ICS8344I
L
OW
S
KEW
, 1-
TO
-24
D
。微分
-
TO
-LVCMOS F
ANOUT
B
UFFER
4.6V
-0.5V到V
DD
+ 0.5V
-0.5V到V
DDO
+ 0.5V
47.9 ℃/ W（ 0lfpm ）
-65 ℃150 ℃的
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
超出上述绝对最大额定值强调可能会造成永久性损坏设备。这些评级
只强调规范。产物在这些条件下或超出任何条件中所列出的功能操作
DC特性
or
AC特性
是不是暗示。暴露在绝对最大额定值条件下围
消耗臭氧层物质可能会影响产品的可靠性。
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDO
I
DD
参数
正电源电压
输出电源电压
静态电源电流
测试条件
最低
3.135
3.135
典型
3.3
3.3
最大
3.465
3.465
95
单位
V
V
mA
T
ABLE
4B 。 LVCMOS DC
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
IH
V
IL
I
IH
I
IL
V
OH
V
OL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
输出高电压
输出低电压
CLK_SEL ，
OE1 ， OE2 ， OE3
CLK_SEL ，
OE1 ， OE2 ， OE3
OE1 ， OE2 ， OE3
CLK_SEL
OE1 ， OE2 ， OE3
CLK_SEL
测试条件
最低
2
-0.3
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465, V
IN
= 0V
V
DD
= 3.465, V
IN
= 0V
V
DD
= V
DDO
= 3.135V
I
OH
= -36mA
V
DD
= V
DDO
= 3.135V
I
OL
= 36毫安
-150
-5
2.6
0.6
典型
最大
3.8
0.8
5
150
单位
V
V
A
A
A
A
V
V
T
ABLE
4C 。
。微分
DC
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
nCLK0 ， nCLK1
CLK0 ， CLK1
nCLK0 ， nCLK1
CLK0 ， CLK1
-150
-5
0.15
1.3
V
DD
- 0.85
测试条件
最低
典型
最大
5
150
单位
A
A
A
A
V
V
峰 - 峰值输入电压
共模输入电压;注： 1 ， 2
GND + 0.5
V
CMR
注1 ：对于单端应用，最大输入电压为CLK ， NCLK为V
DD
+ 0.3V.
注2 ：共模电压定义为V
IH
.
8344BYI
www.icst.com/products/hiperclocks.html
4
REV 。一个2001年8月9日
集成
电路
系统公司
ICS8344I
L
OW
S
KEW
, 1-
TO
-24
D
。微分
-
TO
-LVCMOS F
ANOUT
B
UFFER
测试条件
最低
典型
最大单位
100
f
≤
100MHz
f
≤
100MHz
2.6
2.4
4.3
4.3
150
275
600
30 ％至70％
30 ％至70％
300
300
40%
F = 66.7MHz
F = 66.7MHz
1700
1400
60%
5
4
兆赫
ns
ns
ps
ps
ps
ps
ps
%
ns
ns
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
tp
LH
tp
HL
最大输出频率
传播延迟，
从低到高;注1
传播延迟，
前高后低;注1
银行倾斜;注2： 6
输出偏斜;注3 ，第6
帕吨至帕吨倾斜;注4 ， 6
输出上升时间;注5：
输出下降时间;注5：
输出占空比
输出使能时间;注5：
输出禁止时间;注5：
t
SK （ B）
t
SK （ O）
t
SK （PP）的
t
R
t
F
ODC
t
EN
t
DIS
所有测量参数在100MHz ，除非另有说明。
注1 ：从diffferential输入交叉点V测量
DDO
/2.
注2 ：在相同的电压，并以同样的负载条件定义为扭曲的产出银行内。
注3 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注4 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出被测量
在V
DDO
/2.
注5 ：这些参数由特性保证。在生产中测试。
注6 ：该参数定义符合JEDEC标准65 。
8344BYI
www.icst.com/products/hiperclocks.html
5
REV 。一个2001年8月9日
QQ：2880707522 复制
