集成
电路
系统公司
ICS8343-01
L
OW
S
KEW
, 1-
TO
-16
LVCMOS / LVTTL F
ANOUT
B
UFFER
F
EATURES
16个LVCMOS / LVTTL输出
1 LVCMOS / LVTTL时钟输入
CLK可以接受以下的输入电平： LVCMOS ， LVTTL
最大输出频率： 200MHz的
双输出使能输入便于1到16或1到8个输入
输出模式
所有输入可承受5V
输出偏斜： 250PS （最大值）
部件到部件的偏斜： 700ps （最大）
全3.3V和2.5V或3.3V混合核心/ 2.5V工作电源
0 ° C至70 ° C的环境工作温度
提供无铅封装
可根据要求提供工业级温度信息
G
ENERAL
D
ESCRIPTION
该ICS8343-01是一种低歪斜， 1至16的LVCMOS /
LVTTL扇出缓冲器和的一员
HiPerClockS
HiPerClocks 系列高性能时钟
从IC解决方案。该ICS8343-01单端
时钟输入接受LVCMOS或LVTTL输入电平。
该ICS8343-01工作在3.3V ， 2.5V和3.3V混合输入，
2.5V供电方式在商用温度范围。
保证输出部分，以部分偏移特性使
该ICS8343-01适合那些时钟分配应用程序
苛刻的良好定义的性能和可重复性。
ICS
B
LOCK
D
IAGRAM
VDD1
V
DD1
P
IN
A
SSIGNMENT
OE1
OE2
Q15
Q14
Q13
DD
VDD
V
VDD2
V
DD2
Q2
CLK
CLK
Q0
Q0
Q1
Q1
Q2
Q2
Q3
Q3
Q4
Q4
Q5
Q5
Q6
Q6
Q7
Q7
Q15
Q15
Q14
Q14
Q13
Q13
Q12
Q12
Q11
Q11
Q10
Q10
Q9
Q9
Q8
Q8
32 31 30 29 28 27 26 25
V
DD
1
V
DD
1
V
DD
1
Q3
Q4
GND
GND
GND
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
Q5
Q6
Q7
CLK
V
DD
Q8
Q9
Q10
OE1
OE1
GND
GND
OE2
OE2
32引脚LQFP
采用7mm x 7mm X 1.4毫米体封装
Y封装
（ TOP VIEW ）
Q1
ICS8343-01
Q0
24
23
22
21
20
19
18
17
V
DD
2
V
DD
2
V
DD
2
Q12
Q11
GND
GND
GND
8343AY-01
www.icst.com/products/hiperclocks.html
1
REV 。 B 2004年9月16日
集成
电路
系统公司
ICS8343-01
L
OW
S
KEW
, 1-
TO
-16
LVCMOS / LVTTL F
ANOUT
B
UFFER
TYPE
动力
产量
动力
产量
输入
动力
产量
产量
动力
产量
描述
Q0通Q7输出电源引脚。
LVCMOS / LVTTL时钟输出。 7
典型的输出阻抗。
电源接地。
LVCMOS / LVTTL时钟输出。 7
典型的输出阻抗。
下拉LVCMOS / LVTTL时钟输入/ 5V容限。
核心供电引脚。
LVCMOS / LVTTL时钟输出。 7
典型的输出阻抗。
LVCMOS / LVTTL时钟输出。 7
典型的输出阻抗。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2, 3
4, 5
6, 7, 8,
17, 18, 19
9, 10, 11
12
13
14, 15, 16
20, 21
22, 23, 24
25, 26, 27
名字
V
DD1
Q3, Q4
GND
Q5, Q6, Q7
CLK
V
DD
Q8, Q9, Q10
Q11, Q12
V
DD2
Q13, Q14, Q15
Q8通Q15的输出电源引脚。
LVCMOS / LVTTL时钟输出。 7
典型的输出阻抗。
输出使能。在低输出力通Q8 Q15为HiZ状态。
28
OE2
输入
上拉
5V容限。 LVCMOS / LVTTL接口电平。
输出使能。当力低输出Q0通Q7为HiZ状态。
29
OE1
输入
上拉
5V容限。 LVCMOS / LVTTL接口电平。
30, 31, 32
Q0, Q1, Q2
产量
LVCMOS / LVTTL时钟输出。 7
典型的输出阻抗。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
功率耗散电容
（每路输出）
输入上拉电阻
输入下拉电阻
输出阻抗
V
DD
, V
DD1
, V
DD2
= 3.3V
5
V
DD
, V
DD1
, V
DD2
= 3.465V
V
DD1
, V
DD2
= 2.63V
测试条件
最低
典型
4
11
9
51
51
7
12
最大
单位
pF
pF
pF
K
K
T
ABLE
3. F
油膏
T
ABLE
输入
OE1
0
1
0
1
OE2
0
0
1
1
成为HiZ
活跃
成为HiZ
活跃
输出
Q0:Q7
Q8:Q15
成为HiZ
成为HiZ
活跃
活跃
注： OE1和OE2能够承受5V电压。
8343AY-01
www.icst.com/products/hiperclocks.html
2
REV 。 B 2004年9月16日
集成
电路
系统公司
ICS8343-01
L
OW
S
KEW
, 1-
TO
-16
LVCMOS / LVTTL F
ANOUT
B
UFFER
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DDX
+ 0.5V
47.9 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V±5%, V
DD1
= V
DD2
= 3.3V±5%
OR
2.5V ±5％ ，T
A
= 0°
TO
70°C
符号
V
DD
V
DDX
I
DD
参数
核心供电电压
输出电源电压;注1
电源电流
测试条件
最低
3.135
3.135
2.375
典型
3.3
3.3
2.5
最大
3.465
3.465
2.625
35
14
单位
V
V
V
mA
mA
I
DDX
输出电源电流;注2：
注1 ： V
DDX
表示V
DD1
和V
DD2
.
注2 ：我
DDX
表示I的总和
DD1
我
DD2
.
T
ABLE
4B 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DD1
= V
DD2
= 2.5V ±5％ ，T
A
= 0°
TO
70°C
符号
V
DD
V
DDX
I
DD
参数
核心供电电压
输出电源电压;注1
电源电流
测试条件
最低
2.375
2.375
典型
2.5
2.5
最大
2.625
2.625
34
13
单位
V
V
mA
mA
I
DDX
输出电源电流;注2：
注1 ： V
DDX
表示V
DD1
和V
DD2
.
注2 ：我
DDX
表示I的总和
DD1
我
DD2
.
8343AY-01
www.icst.com/products/hiperclocks.html
3
REV 。 B 2004年9月16日
集成
电路
系统公司
ICS8343-01
L
OW
S
KEW
, 1-
TO
-16
LVCMOS / LVTTL F
ANOUT
B
UFFER
OR
T
ABLE
4C 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DD1
= V
DD2
= 3.3V±5%
V
DD
= 3.3V±5%, V
DD1
= V
DD2
= 2.5V ±5％ ，T
A
= 0°
TO
70°C
2.5V±5%;
符号参数
V
IH
V
IL
I
IH
输入高电压
输入低电压
输入高电流
OE1 ， OE2
CLK
OE1 ， OE2
CLK
OE1 ， OE2
CLK
OE1 ， OE2
I
IL
输入低电平电流
CLK
V
OH
V
OL
I
OZL
输出高电压;注1
输出低电压;注1
输出三态电流低
测试条件
最低
2
2
-0.3
-0.3
典型
最大
V
DD
+ 0.3
V
DD
+ 0.3
0.8
1.3
5
150
单位
V
V
V
V
A
A
A
A
V
V
V
DD
= V
IN
= 3.465V或2.625V
V
DD
= V
IN
= 3.465V或2.625V
V
DD
= 3.465V或2.625V ，
V
IN
= 0V
V
DD
= 3.465V或2.625V ，
V
IN
= 0V
V
DD1
= V
DD2
= 3.465V
V
DD1
= V
DD2
= 2.625V
V
DD1
= V
DD2
= 3.465V或2.625V
-150
-5
2.6
1.8
0.5
5
5
V
A
A
三态输出电流高
I
OZH
注1 ：输出端接50
到V
DDX
/ 2 。参见参数测量信息，
"Output负载测试电路Diagrams" 。
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DD1
= V
DD2
= 3.3V ±5％ ，T
A
= 0°
TO
70°C
符号
f
最大
t
PLH
参数
输出频率
传播延迟;
注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;
注3,4
输出上升/下降时间
输出占空比
输出脉冲宽度
测试条件
最低
典型
最大
200
≤ 200MHz的
测量上升沿@V
DDX
/2
测量上升沿@V
DDX
/2
20 ％至80％
≤ 133MHz的
> 133MHz的
0.4
45
t
期
/2 - 0.25
t
期
/2
2.0
4.0
250
700
1.5
55
t
期
/2 + 0.25
单位
兆赫
ns
ps
ps
ns
%
ns
t
SK （ O）
t
SK （PP）的
t
R
/ t
F
ODC
t
PW
在f测量所有参数
最大
除非另有说明。
注1 ：从V测
DD
输入到V / 2的
DDX
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。测量V
DDX
/2.
注3 ：定义为偏移在不同的设备输出端在相同的电源电压工作之间并与负载相等
条件。使用同一类型的每个设备上的输入，输出在V测量
DDX
/2.
注4 ：该参数定义符合JEDEC标准65 。
8343AY-01
www.icst.com/products/hiperclocks.html
4
REV 。 B 2004年9月16日
集成
电路
系统公司
ICS8343-01
L
OW
S
KEW
, 1-
TO
-16
LVCMOS / LVTTL F
ANOUT
B
UFFER
测试条件
≤ 200MHz的
最低
2.0
典型
最大
200
4.5
单位
兆赫
ns
T
ABLE
5B 。 AC - C
极特
,
V
DD
= 3.3V±5%, V
DD1
= V
DD2
= 2.5V ±5％ ，T
A
= 0°
TO
70°C
符号
f
最大
t
PLH
参数
输出频率
传播延迟;注1
t
SK （ O）
输出偏斜;注2： 4
测量上升沿@V
DDX
/2
250
ps
t
SK （PP）的
帕吨至帕吨倾斜;注3，注4
测量上升沿@V
DDX
/2
700
ps
输出上升/下降时间
20 ％至80％
0.4
1.0
ns
t
R
/ t
F
ODC
输出占空比
≤ 133MHz的
40
60
%
在f测量所有参数
最大
除非另有说明。
注1 ：从V测
DD
输入到V / 2的
DDX
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。测量V
DDX
/2.
注3 ：定义为偏移在不同的设备输出端在相同的电源电压工作之间并与负载相等
条件。使用同一类型的每个设备上的输入，输出在V测量
DDX
/2.
注4 ：该参数定义符合JEDEC标准65 。
T
ABLE
5C 。 AC - C
极特
,
V
DD
= V
DD2
= 3.3V±5%, V
DD1
= 2.5V ±5％ ，T
A
= 0°
TO
70°C
符号
f
最大
参数
输出频率
输出偏斜;注1
测量上升沿
@V
DDX
/2
测试条件
最低
典型
最大
200
250
单位
兆赫
ps
t
SK （ O）
在f测量所有参数
最大
除非另有说明。
注1 ：定义为斜对面输出，在一家银行在同一电源电压，并以同样的负载条件。
T
ABLE
5D 。 AC - C
极特
,
V
DD
= V
DD1
= V
DD2
= 2.5V ±5％ ，T
A
= 0°
TO
70°C
符号
f
最大
t
PLH
参数
输出频率
传播延迟;注1
测试条件
≤ 200MHz的
最低
2.0
典型
最大
133
4.0
单位
兆赫
ns
t
SK （ O）
输出偏斜;注2： 4
测量上升沿@V
DDX
/2
250
ps
t
SK （PP）的
帕吨至帕吨倾斜;注3，注4
测量上升沿@V
DDX
/2
1
ns
输出上升/下降时间
20 ％至80％
0.4
1.0
ns
t
R
/ t
F
ODC
输出占空比
≤ 133MHz的
40
60
%
在f测量所有参数
最大
除非另有说明。
注1 ：从V测
DD
输入到V / 2的
DDX
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。测量V
DDX
/2.
注3 ：定义为偏移在不同的设备输出端在相同的电源电压工作之间并与负载相等
条件。使用同一类型的每个设备上的输入，输出在V测量
DDX
/2.
注4 ：该参数定义符合JEDEC标准65 。
8343AY-01
www.icst.com/products/hiperclocks.html
5
REV 。 B 2004年9月16日
QQ：2881677436 复制
